時間：2023-10-10 16:08:29
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇邏輯電路的設計，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
中圖分類號： TP331.1 文獻標識碼： A 文章編號：
1 組合邏輯電路的分析
組合邏輯電路的分析過程如下：
(1)由給定的邏輯電路圖，寫出輸出端的邏輯表達式；
(2)列出真值表；
(3)從真值炭概括出邏輯功能；
(4)對原電路進行改進設計，尋找最佳方案。
舉例說明分析過程如下：
已知邏輯電路如圖1所示，分析其功能。
解：第一步：寫出邏輯表達式。由前級到后級寫出各個門的輸出函數
第二步：如出真值表，如表2所示。
第三步；邏輯功能描述。真值表已經全面地反映了該電路的邏輯功能。下面用文字描
述其功能。達一步對初學者有一定的困難，但通過多練習，多接觸邏輯學問題，也不難
掌握。
由真值表可以看出，在輸入三變量中，只要有兩個以上變量為1，則輸出為1，故該電路可概括為：三變量多數表決器。
第四步；檢驗該電路設計是否最簡，并改進。
畫出卡諾圖，化簡結果與原電路一致，說明原設計合理，無改進的必要。
（圖1） （圖2）
2組合邏輯電路的設計
電路設計的任務就是根據功能設計電路。一般按如下步驟進行：
(1)將文字描述的邏輯命題變換為真值表，這是十分重要的一步。作出真值表前要仔
細分析解決邏輯問題的條件，作出輸入、輸出變量的邏輯規定，然后列出真值表。
(2)進行函數化簡，化簡形式應依據選擇什么門而定。
(3)根據化簡結果和選定的門電路，畫出邏輯電路。
（例2）設計三變量表決器，其中A具有否決權。
解第一步：列出真值表。
設A、B、C分別代表參加表決的邏輯變量，F為表決結果。對于變量我們作如下規
定：A、B、C為1表示贊成，為0表示反對。F＝1表示通過，F＝0表示被否決。真值表如
圖3所示。
第二步：函數化簡。
我們選用與非門來實現。畫出卡諾圖，其化簡過程如圖4所示，邏輯電路如圖5所示。
（圖3）
（圖4）（圖5）
參考文獻：
1、羅朝杰．數字邏輯設計基礎．北京：人民郵電出版社，1982．
2、(美)納爾遜(Neslon，V．P．)，等．數字邏輯電路分析與設計．英文影印本．
華大學出版社，1997．
3、王毓銀．脈沖與數字電路．3版．北京：高等教育出版社，1999．
關鍵詞：最簡化；約束條件；組合邏輯電路設計；編碼器；奎恩-麥克拉斯基法
中圖分類號：TN710 文獻標識碼：B
文章編號：1004-373X(2008)06-006-02
A New Method about Combinational Circuit Synthesis
ZUOQuansheng
(Changzhou Institute of Technology，Changzhou，213002，China)
Abstract：Minimization is an important step in both ASIC design and in PLD-based design.It is highly desirable to find the simplest implementation that is the one with the smallest number of gates or wires.A large number of constraint terms are dealt with in both ASIC design and in PLD-based design，but the terms whose value is 1 or 0 is limited. A new method about combinational-circuit synthesis is proposed.This method can′t deal with these constraint terms.It can only deal with those terms whose value is 1 or 0.So the steps of synthesis is simplied.It is specialized utilized in those combinational circuit synthesis which has a large number of constraint terms.Two actual examples are proposed to give evidence that according to this method we can minimize the steps of synthesis.
Keywords：minimization；constraint condition；combinational circuit synthesis；encoder；Quine-McClusky algorithm
組合邏輯電路設計的最簡化無論在ASIC設計和PLD設計中都很重要。因為組合邏輯電路中多余的門和輸入端需要ASIC芯片的更多面積，因而也增加了他的成本；PLD的門電路是固定的，組合邏輯電路中有多余的門和輸入端就需要容量更大、速度更慢、價格更高的PLD。因為用一般的邏輯表達式實現的組合邏輯電路的規模隨輸入變量的數目增加而成指數級增加，所以直接用一般的邏輯表達式實現邏輯電路是不經濟的?，F在組合邏輯電路設計有很多種方法，但這些方法對那些有大量約束項的組合邏輯電路設計不是最好的。工程上常見的組合邏輯電路常有很多輸入變量，對多輸入變量的組合邏輯電路設計，文獻\[1\]和文獻\[2\]介紹的公式法和卡諾圖法都不適用。這些組合邏輯電路常有很多約束條件，使用文獻\[1\]介紹的奎恩-麥克拉斯基法步驟很多。例如3位二進制(8線-3線)編碼器有8個輸入變量I7I6I5I4I3I2I1I0，3個輸出變量Y2Y1Y0。8個輸入變量I7I6I5I4I3I2I1I0е揮8種允許的組合，即00000001，00000010，00000100，00001000，00010000，00100000，01000000，10000000。另外248種組合是不允許出現的約束項。任何一個輸出變量實際上只有4種組合為1，4種組合為0。又如并行比較型模/數變換器ADC0881芯片中有255個時鐘鎖存器(可用C255C254…C2C1П硎)。這255個變量的組合數量是很大的，但他的編碼器的輸出是8位二進制數(用D7D6D5D4D3D2D1D0П硎)，也就是說這255個變量只有256種組合是允許出現的，其他大量的組合是不允許出現的約束項。編碼器的每位輸出變量實際上只有128種組合為1，128種組合為0。傳統的公式法和卡諾圖法等組合邏輯電路設計方法主要是通過對為1的組合和約束項進行處理，對為0的組合基本不處理。對于多輸入變量的組合邏輯電路設計而言，大量的約束項大大地增加了設計的復雜度。通過研究發現：利用這些有限的1和0就能設計組合邏輯電路，很多約束條件在設計時可以不用處理，這就可以大大簡化邏輯電路的分析和設計。
1 新方法的基本思想
引理1 比較輸出變量為1的組合與某個輸出變量為0的組合，找出其中不同的變量及其組合，例如輸出變量為1的組合有q=q1q2…Qt，而某個輸出變量為0的組合沒有q=q1q2…Qt，則q=q1q2…Qt是該輸出變量為1的組合的一個因子。
因為q=q1q2…Qt在輸出變量為1的組合中出現，在某個輸出變量為0的組合沒有出現，但不知道在其他輸出變量為0的組合會不會出現，所以q=q1q2…Qt可以表示這個輸出變量的一部分，但不能表示這個輸出變量的全部。
引理2 設Q=Q1Q2…QT是輸出變量為1的組合出現，而所有輸出變量為0的組合均不出現，則該輸出變量為1的組合可以用Q=Q1Q2…QT表示。
因為Q=Q1Q2…QT在所有輸出變量為0的組合均不出現，這說明含Q=Q1Q2…QT的所有項要么是1，要么是約束項，因而該輸出變量為1的組合可以用Q=Q1Q2…QT表示。
引理3 輸出變量為1的某個組合的所有因子的與可以表示該輸出變量為1的組合。
與邏輯表示只有在決定事物結果的全部條件具備時，結果才發生的因果關系。輸出變量為1的某個組合的所有因子的與表示輸出變量為1的這個組合出現、所有輸出變量為0的組合均不出現，因而可以表示輸出變量為1的這個組合。
引理4 一個輸出變量所有為1的組合的或可以表示該輸出變量。
2 新方法舉例
例1：研究3位二進制(8線-3線)編碼器，他的8個輸入變量I7I6I5I4I3I2I1I0允許8種組合，發現每種組合只有一個變量為1，其余變量為零；2個或2個以上的變量為1的組合都是不允許出現的。輸出變量Y2Y1Y0У拿懇晃歡加4個組合為1、4個組合為0，其他都是約束項(見表1)。
Y2的第5種組合為1，這種組合有而他為0的第1種組合沒有的因子是I4，I0，I0I4；這種組合有而他為0的第2種組合沒有的因子是I4，I1，I1I4；這種組合有而他為0的第3種組合沒有的因子是I4，I2，I2I4；這種組合有而他為0的第4種組合沒有的因子是I4，I3，I3I4；輸出變量為1的這個組合所有因子的與是I4，I0I1I2I3。取其最簡單的表達式，即Y2的第5種組合可以表示為I4。同理可得：Y2的第6種組合可以表示為I5；Y2的第7種組合可以表示為I6；Y2的第8種組合可以表示為I7。最后可得：Y2=I4+I5+I6+I7；
同理可得：Y0=I1+I3+I5+I7；Y1=I2+I3+I6+I7。
例2：3位二進制數碼輸出的并行比較型模/數變換器的代碼轉換如表2所示：
D2的第5種組合為1，這種組合有而他為0的第1種組合沒有的因子是C4，C3，C2，C1；這種組合有而他為0的第2種組合沒有的因子是C4，C3，C2；這種組合有而他為0的第3種組合沒有的因子是C4，C3；這種組合有而他為0的第4種組合沒有的因子是C4。
D2的這種種組合為1的所有因子的與的最簡單表達式是C4，即D2的第5種組合可以表示為C4；同理，D2的第6種組合為1的所有因子的與的最簡單表達式是C4，C5，即D2的第6種組合可以表示為C4或C5；D2的第7種組合為1的所有因子的與的最簡單表達式是C4，C5，C6，即D2的第7種組合可以表示為C4或C5，C6；D2的第8種組合為1的所有因子的與的最簡單的表達式是C4，C5，C6，C7，即D2的第8種組合可以表示為C4或C5，C6，C7。最后得D2的最簡表達式是：D2=C4。
D1的第3種組合為1，這種組合有而他為0的第1種組合沒有的因子是C2，C1；這種組合有而他為0的第2種組合沒有的因子是C2；這種組合有而他為0的第5種組合沒有的因子是C4，C3；這種組合有而他為0的第6種組合沒有的因子是C5，C4，C3。
D1的這種種組合為1的所有因子的與的最簡單的表達式是C2C4或C2C3；同理，D1的第4種組合為1的所有因子的與的最簡單的表達式是C1C4或C2C4；D1的第7種組合為1的所有因子的與的最簡單的表達式是C6；D1的第8種組合為1的所有因子的與的最簡單的表達式是C6或C7。
最后可得D1的最簡表達式是：C6+C2C4。D0的第2種組合為1，這種組合有而他為0的第1種組合沒有的因子是C1；這種組合有而他為0的第3種組合沒有的因子是C2；這種組合有而他為0的第5種組合沒有的因子是C4，C3，C2；這種組合有而他為0的第7種組合沒有的因子是C6，C5，C4，C3，C2。D0的這種種組合為1的所有因子的與的最簡單的表達式是C1C2。同理，D0的第4種組合為1的所有因子的與的最簡單的表達式是C3C4；D0的第6種組合為1的所有因子的與的最簡單的表達式是C5C6；D0的第8種組合為1的所有因子的與的最簡單的表達式是C7。最后可得D0的最簡表達式是：C7+C5C6+C3C4+C1C2。
3 結 語
類似的例子可以舉很多，通過上述例子分析可知，利用本文介紹的方法，這些約束條件許多可以不加處理，這可以大大簡化邏輯電路的分析和設計。
參考文獻
[1]Brian H，Clive W.Digital Logic Design\[M\].北京：人民郵電出版社，2006.
[2]閻石.數字電子技術基礎\[M\].北京：高等教育出版社，2005.
關鍵詞：組合邏輯電路；Multisim；仿真
DOI：10.16640/ki.37-1222/t.2017.02.257
0 引言
組合邏輯電路是指在任一個時刻，輸出的狀態只取決于同一個時刻各輸入狀態的組合，而與電路之前的狀態無關。組合邏輯電路的分析和設計是數字電路中一個重要的組成部分[1][2] 。“數字電路與邏輯設計”是電子類專業一門重要的專業基礎課，同時又是一門實踐性很強的課程。隨著電子技術產業的高速發展，新器件、新電路不斷地涌現，現有實驗室的條件已經無法滿足各種電路的設計和調試的要求，這在一定程度上影響了電路相關實驗教學的效果，而且影響了高校對學生創新能力的培養。此時，在實驗教學中引入具有強大分析、仿真電路功能的電路仿真設計軟件Multisim，可以較好地解決這一問題。
在數字電路與邏輯設計實驗中引入該仿真設計軟件，結合傳統的實驗教學，就可以增開大量設計性和綜合性實驗，在激發學生學習興趣的同時，也培養了學生的創新能力和動手能力[3]。本文將以一個組合邏輯電路為例，對其進行理論分析和仿真實驗分析，從而得出Multisim在組合邏輯電路分析實驗教學中的重要作用。
1 組合邏輯電路理論分析
組合邏輯電路分析的任務是在給定邏輯電路的基礎上，通過分析、歸納，確定其邏輯功能[4]。它一般分為5個步驟：組合邏輯電路；邏輯表達式；最簡表達式（經化簡變換得到）；真值表；邏輯功能。
現有一組合邏輯電路，如圖1所示，以此為例，來進行分析。
根據邏輯圖可以逐級寫出邏輯表達式：
通過化簡與變換，是表達式變換成與-或表達式：
由表達式列出真值表（如表1）：
分析邏輯功能：
由真值表可知，當A、B、C三個變量不一致時，電路輸出為1；當A、B、C相同時，即同為0，或同為1時，電路輸出為0。所以這個電路稱為不一致電路。
2 應用Multisim進行組合邏輯電路分析
2.1 創建仿真電路
根據圖1所示的邏輯電路圖，在Multisim 12.0中創建仿真電路。待仿真電路如圖2所示，對邏輯電路進行了轉換，其中，三個開關分別接VCC（表示輸入為1）和接地（表示輸入為0），萬用表用來測量輸出電壓，燈泡的亮和滅表示輸出為邏輯“1”或邏輯“0”。為了便于分析，我們還加入了邏輯變換器，它可以將邏輯電路轉換成真值表和邏輯表達式，也可以將真值表轉換成邏輯表達式和邏輯電路。
由邏輯變換器得到的真值表如圖3所示，與表1比較后可以發現，由邏輯電路圖分析得到的真值表和由邏輯變換器得到的真值表是一致的。
2.2 仿真分析
在仿真電路的基礎上，我們可以運行仿真。分別改變三個開關的狀態，即改變輸入變量A、B、C，從000到111，依次測試輸出電壓的高低電平，以及燈泡的亮和滅，如表2所示。其中，輸出電壓5V表示輸出為高電平，輸出電壓0V表示輸出為低電平。根據輸出結果，可以看出，仿真結果與前面得到的真值表的結果是相符的。
3 結束語
以文中所給的不一致電路為例，分別進行了傳統的組合邏輯電路理論分析以及應用Multisim對組合邏輯電路進行仿真實驗分析，對兩者進行了比較，根據實驗測試所得到的實驗結果對理論分析進行了驗證，并證明了兩者是一致的?？傊肕ultisim軟件對組合邏輯電路進行仿真實驗，既能激發學生的學習興趣，也能極大地提高教師的教學水平。在實際的教學過程中，充分利用Multisim仿真的橋梁作用，可以將理論教學、 仿真和實驗教學三位一體，有效地結合起來，充分地發揮作用，培養出更多創新型的人才。
參考文獻：
[1]閔衛鋒.基于Multisim2001的組合邏輯電路分析與設計[J].科技創新導報，2008，2：80
[2]黃濟，李澤彬，汪明珠，姚有峰.組合邏輯電路設計與Multisim仿真[J].高科技產品研發，2012：58-98.
[3]張亞君，陳龍，牛小燕.Multisim在數字電路與邏輯設計實驗教學中的應用[J].實驗技術與管理，2008（08）：108-114.
[4]張惠敏，劉海燕.電工電子技術[M].鄭州：河南科學技術出版社，2014：192.
[5]包敬海，張大平，陸安山.Multisim在組合邏輯電路設計中的應用[J].欽州學院學報，2008（12）：30-33.
【關鍵詞】組合邏輯電路；電路設計；解決方法
隨著數字電子技術的不斷發展，數字電路已被廣泛應用于現代數字通信、自動控制、數字計算機、數字測量等各個領域，并已深入我們的日常生活中。數字電路又稱邏輯電路，可分為組合邏輯電路和時序邏輯電路兩種。它們的區別在于時序邏輯電路有存儲單元，具有記憶功能。而組合邏輯電路沒有，它只由常用門電路組合而成，即沒有從輸出到輸入的反饋連接，它的輸出僅決定于該時刻的輸入狀態。在對組合邏輯電路原理進行設計時，可采用以下方法步驟：（1）分析設計要求，理清輸入與輸出的端口數和相互關系；（2）根據分析結果，設定變量并進行狀態賦值，再列出相應的真值表；（3）由真值表寫出邏輯電路的輸出表達式；（4）利用卡諾圖或邏輯公式將輸出表達式進行化簡；（5）根據最簡表達式畫出相應邏輯電路圖。按照上述方法步驟，組合邏輯電路原理設計就完成了，但實際設計工作除此之外，還包括電路器件的選擇，安裝和調試等過程。而往往就是在這些環節中容易遇到問題，現將常遇問題及解決方法歸納如下：
1.接口電路的電平轉換
在設計組合邏輯電路時，常常由于速度、功耗和帶負載能力等問題需要將TTL門電路和CMOS門電路混合使用。這兩種門電路的電源電壓、參數指標等均有所不同，因此不能直接連接，而需要借助于接口電路。接口電路是指不同類型邏輯門電路之間或邏輯門電路與外部電路之間有效連接的中間電路。接口電路的設計主要分以下兩種情況：第一，用TTL門電路驅動CMOS門電路。TTL門電路的電源電壓為+5V，而CMOS的電源電壓范圍是3～18V，因此需要將TTL輸出的高電平值升高來驅動CMOS門電路。方法是利用TTL門電路中的OC門做接口，適當選取OC門的外接電源和電阻來滿足CMOS門電路對電源電壓的要求。由OC門的功能分析可知，OC門輸出的低電平約等于0.3V，高電平約等于UCC。所以，改變電源電壓可以方便地改變其輸出高電平。圖1第二，用CMOS門電路驅動TTL門電路。方法是應用六反相緩沖器等專用接口器件直接驅動TTL負載電路，如圖1所示。這類專用接口器件使用電源為+5V電源，與TTL負載電路一致，輸入端允許超過電源電壓，可與CMOS門電路電源相配合使用。
2.扇入問題
扇入問題是指門電路輸入端口與實際電路輸入端口的關系，一般分以下兩種情況：（1）門電路多余輸入端的處理設計電路時，需要用到的集成門電路的輸入端多于實際電路需要的輸入端數時，就需要將多余的輸入端進行處理。在保證輸入正確邏輯電平的條件下，可將多余的輸入端接高電平或低電平。如果是與門或與非門，應將多余的輸入端接高電平；如果是或門或或非門，應將多余的輸入端接地或接低電平。為防止干擾，多余的輸入端一般不能懸空。接高、低電平的方法可通過限流電阻接正電源或地，也可直接和地相連接，如圖2所示。但要注意輸入端所接的電阻不能過大，否則將改變輸入邏輯狀態。（2）門電路輸入端少于實際電路需要輸入端的處理當用到的集成門電路的輸入端少于實際電路需要的輸入端數時，可采用分組的方法進行解決。例如，實際電路需要與非門輸入端口為A、B、C、D共4個，但集成門電路是2輸入端與非門，可按以下分組連接解決，輸出Y=，如圖3所示。
3.扇出問題
邏輯電路的扇出問題，主要是指它的帶負載能力，即在設計電路時，可能存在一個門電路的輸出端所帶的負載門太多，超出了它的帶負載能力。門電路的帶負載能力主要通過扇出系數N來說明，它代表電路能驅動同類型門電路的最大個數。當輸出高電平、帶拉電流負載時：如果NH≠NL，則把較小的個數定義為扇出系數。在設計電路時，可采用扇出系數大的門電路作為輸出門。在設計組合邏輯電路時，除了以上所分析的問題外，還有一些細節需要注意的。如：用中規模集成電路實現組合函數會使電路連接簡單很多；對邏輯表達式的變換與化簡，是盡可能使其與給定的組合邏輯器件的形式一致，而不是單純簡化；設計時應考慮合理充分地應用組合器件的功能，應盡量選用結構原理比較簡單的，但數量又少的器件來滿足設計要求。綜上所述，要成功設計出一個組合邏輯電路不容易，要設計一個結構簡單、功能完整、參數合理的組合邏輯電路就更難，這需要設計者不斷地去嘗試、安裝和調試，從設計的過程去積累經驗。
參考文獻
[1]余孟嘗.數字電子技術基礎簡明教程(第三版)[M].高等教育出版社,2007,01.
[2]秀.電工電子學[M].高等教育出版社,2014,07.
【關鍵詞】數字邏輯；下標計算法；趨勢分析法；Proteus軟件
《數字邏輯》是計算機科學與技術專業以及電氣、電子信息類專業的一門專業基礎課，主要介紹數字邏輯電路的分析和設計的方法[1]，是微機原理與接口技術、單片機原理等專業課程的先導課程。該課程對學生要求起點較低，不需要過高的前序知識，但實踐性較強，內容分散，不容易記憶。學生一開始接觸的是基本概念、原理方法、數字邏輯運算等，內容抽象，與實際的邏輯電路聯系不多，導致學生一開始就對這門課不感興趣[2]。而在課程后半段講解“中規模通用集成電路”時，單純依靠板書或PPT，無法讓學生對各種數字邏輯電路的結構和功能進行深入了解和分析，更加無法培養學生設計數字邏輯電路的能力。在這種情況下，教師如何在有限的時間內，精心設計教學方案，改革教學方法和教學手段，激發學生的學習熱情，提高教學質量，是一個值得認真研究和深入討論的問題[3]。下面將分別從教學方法和教學手段方面探討如何改進數字邏輯課程的教學，從而降低課程講解難度，提升學生的學習效率和效果，最終提升教學質量[4]。
1 教學方法改進
在涉及數字邏輯課程前面一部分內容，包括邏輯代數、組合邏輯電路和時序邏輯電路等章節的教學時，采用好的技巧或方法往往能使運算或分析更易懂、更方便且更不容易出錯。下面針對數字邏輯課程中“邏輯函數表達式轉換”內容提出“下標計算法”，針對“同步時序邏輯電路設計”的原始狀態圖構建環節提出“趨勢分析法”，在避免教學過程中對教材內容原樣照搬的同時，更加簡化計算和降低分析難度，更大程度上避免錯誤的發生。
1.1 下標計算法
將一個任意邏輯函數表達式轉換成標準與-或表達式是數字邏輯課程中的基礎，包括卡諾圖化簡邏輯函數、二進制譯碼器或多路選擇器實現邏輯函數等內容中均會用到。教材中主要采用的是代數轉換法，分兩步進行：
這種轉換方法第一步不可或缺，但是第二步擴展最小項時會使邏輯函數變得更加復雜，運算過程中更加容易出錯。針對這種缺陷，為簡化計算和減少錯誤，在第二步運算過程中采用“下標計算法”。這種方法是把第一步得出的一般與-或表達式中的每個非最小項的與項通過表格的形式單列出來，然后計算出每個與項的全部最小項下標，并且找出所有出現且不重復的下標值，最后直接得出標準與-或表達式的簡寫形式。
第二步：采用“下標計算法”得出標準與-或表達式，運算過程如表1所示。
從表1中可找到出現的全部不重復下標分別是0、1、3、6、7，因而可直接得出標準與-或表達式的簡寫形式為
1.2 趨勢分析法
在完全確定同步時序邏輯電路的設計過程中，形成正確的原始狀態圖是設計的第一步也是最關鍵的一步，否則設計出來的電路必然是錯誤的。而在同步計數器、序列檢測器和代碼檢測器這三種同步時序邏輯電路的設計中，序列檢測器的原始狀態圖的建立又是其中的重點和難點。教材中所采用的方法可行但是難以理解，學生在設計類似電路時很容易出錯。針對這個問題，采用“趨勢分析法”能夠較好的解決。所謂“趨勢分析法”，就是根據每個狀態的存儲功能和輸入序列的變化趨勢，分析現態在下一個輸入信號出現時應該指向哪一個次態，這樣逐步分析下去，最后得出正確的原始狀態圖的方法。下面以“0101”序列檢測器為例來說明用“趨勢分析法”建立原始狀態圖的過程。
例如，作出“0101”序列檢測器的Mealy型狀態圖，典型輸入/輸出序列如下：
輸入x 1 1 0 1 0 1 0 1 0 0 1 1
輸出Z 0 0 0 0 0 1 0 1 0 0 0 0
首先分析需要使用的狀態數目。按照一位輸入的序列檢測器的一般狀態數規律，如果需要檢測的序列有n位，則狀態數需要n+1個。這是因為其中第一個狀態為初態，其他n個狀態用于存儲n位序列的變化過程。此處待檢測序列是“0101”共四位數，故而需要五個狀態。其中A狀態為初始狀態，B狀態用于存儲輸入信號“0”，C狀態用于存儲輸入信號“01”，D狀態用于存儲輸入信號“010”，E狀態用于存儲輸入信號“0101”（即待測序列）。
接下來采用“趨勢分析法”作出Mealy型原始狀態圖，分析過程如圖1所示。
“趨勢分析法”分析過程說明如下：
（1）從初態A開始，當x=0時，狀態從A到B，因為狀態B存信號“0”，輸出Z=0；當x=1時，狀態從A到A保持不變，輸出Z=0。
（2）此時處于狀態B。當x=0時，狀態從B到B，輸出Z=0；當x=1時，狀態從B到C，因為狀態C存信號“01”，輸出Z=0。
（3）此時處于狀態C。當x=0時，狀態從C到D，因為狀態D存信號“010”，輸出Z=0；當x=1時，狀態從C到A，因為信號“011”不能構成“0101”序列的任何一部分，所以只能回到初態A，輸出Z=0。
（4）此時處于狀態D。當x=0時，狀態從D到B，因為狀態B存信號“0”，輸出Z=0；當x=1時，狀態從D到E，因為已經構成“0101”序列，并且輸出Z=1（只有檢測到待測序列時輸出Z=1，否則Z=0）。
（5）此時處于狀態E。當x=0時，狀態從E到D，因為狀態D存信號“010”，輸出Z=0；當x=1時，狀態從E到A，因為信號“011”不能構成“0101”序列的任何一部分，輸出Z=0。注意“當x=0時，狀態從E到D”是學生分析時最容易出錯的地方，錯誤原因在于認為“狀態應該是從E到B”，這是沒有考慮到當輸入信號“0101……”重復出現時，前一個“0101”序列的后半段能夠作為下一個“0101”序列的前半段這種情況。
2 教學手段改進
為了增強學生對數字電路的感性認識，加深學生對數字邏輯分析方法的理解，掌握常用集成器件的基本使用方法，提高學生學習興趣[6]，避免枯燥的集成芯片和數字邏輯電路功能講解。將Proteus軟件引入數字邏輯課程教學，可增強教學的生動性和直觀性[7]。Proteus 軟件具有多種元件庫，其中的元器件大多均可直接用于實際電路的搭建，而且該軟件提供了多種與實際儀器儀表用法相似的虛擬儀器設備，還有各種信號源，幾乎可以完成各類數字邏輯電路的設計、測試和輔助分析工作[8]。
在講解通用中規模時序邏輯電路章節的集成計數器相關內容時，用同步計數器構建任意進制計數器有多種方法，電路比較靈活，既可以利用計數器的清除端，也可以用預置功能。此時可利用Proteus仿真演示動態過程，節約大量的教師口頭講述時間，這樣更具感染力和說服力，學生也更容易理解接受[9]。
例如，4位二進制同步可逆計數器74193構成模10加法計數器和模12減法計數器，要求用Proteus軟件實現。其仿真結果如圖2所示。
圖中電路分成上下兩個部分，上半部分電路是模10加法計數器，下半部分電路是模12減法計數器。兩個計數器電路相同之處是均由信號發生器（發出頻率為1Hz，電壓為0-+5V的方波信號）、同步可逆計數器74193、七段顯示譯碼器7448和七段共陰極數碼管構成。不同之處在于加法計數器采用累加計數，當計數器輸出由1001變成1010時，與門輸出為1，該信號接至清除端MR，使計數器狀態變成0000，因而其計數范圍是0000-1001，從而構成模10加法計數器。而減法計數器采用累減計數，初始設置端平時為1，電路開始工作時置入初態1111，然后開始減1計數，當計數器輸出由0100變為0011時，或門輸出由1變為0，該信號送至預置端PL，使計數器立即置入1111，因而其計數范圍是1111-0100，從而構成模12減法計數器。
3 結語
通過“下標計算法”能夠讓學生在進行邏輯函數表達式轉換時更加簡便快速、少犯錯誤。通過“趨勢分析法”能夠讓學生在同步時序邏輯電路的設計過程中，走好關鍵的第一步，形成正確的原始狀態圖。通過Proteus軟件仿真，能夠讓原本枯燥乏味的數字邏輯電路講解變得更加形象、生動和直觀。在教學過程中需要不斷地研究和嘗試新的教學方法和教學手段，以提高數字邏輯課程的教學效果，為學生學習后續專業課程以及為解決工程實踐中所遇到的數字系統問題打下堅實的基礎。
【參考文獻】
[1]陶永明.《數字邏輯》課程教學方法研究及探討[J].現代計算機：專業版，2010（5）：98-102.
[2]董漢磊，呂治國.“數字邏輯設計”課程教學改革研究[J].中國電力教育，2011（28）：122-123.
[3]徐健寧.《數字邏輯電路》課程的教改探索[J].職業時空，2011，7（9）：109-110.
[4]施鍵蘭，趙芮，黃文秀，等.《數字邏輯》課程教學改革的探索[J].現代計算機：專業版，2011（23）：45-47.
[5]歐陽星明，于俊清，等.數字邏輯[M].4版.武漢：華中科技大學出版社，2009：32-34.
[6]莊立運，王曉輝.Proteus在數字電子技術課堂教學中的應用探討[J].科技信息， 2011（13）：84.
[7]陳堅禎，陽平，程鵬，等.Proteus仿真在計算機嵌入式方向系列課程中的應用[J]. 湖南科技學院學報，2012，33（8）：63-65.
摘要：本文分析了現有數字電子技術理論教材和實驗教材的內容和不足之處，深入分析了該如何選擇電子技術的理論和實驗教材，以達到培養學生能力為重點，加強該課程的實踐環節，使學生實踐與理論結合，滿足現代社會需要。
關鍵詞：數字電子技術；現狀；選擇
中圖分類號：TN79文獻標識碼：A文章編號：1006-026X（2012）04-0000-02
一、 引言
數字電子技術課程是電氣工程、機電工程和信息工程等諸多專業一門重要的專業基礎課，其對個專業的專業課程起著尤為重要的作用。隨著信息技術的發展和知識的積累，在目前的高等教育中出現了兩個問題，其一是課程數目的大幅增加導致每門課的平均課時數較大減少的問題；其二是平均課時數減少而課本內容增多的問題。比如過去本科四年需要學習的課程在35門以下，而現在增加到了45門以上；過去一門課的課時數為72學時，而現在只能減少為54學時。但是學生學習的課本不僅沒有變薄，反而增加了學習內容和信息量，其最終的結果導致老師覺得課程難于教學，學生覺得課程難于學習，教學效果大不如以前。數字電路這門課程同樣存在這樣的問題，而解決該問題的有效措施是選擇合適學時、合適教學的教材。
目前的數字電子技術教材主要有理論和實驗教材兩種。其中理論教材在內容上存在的問題是理論知識過于強調知識的理論性，缺少與實際應用的舉例和論證，這樣很難培養學生的實踐技能；而實踐教材存在的不足是沒有與理論教材配套，導致實踐教學很難與理論教材有效地結合起來。針對以上問題選擇更有利于教學和培養學生能力的理論教材和實驗教材顯得至關重要。
二、數字電子技術教材的現狀分析
（1） 現有的理論教材內容分析和不足
在目前的各高校中，重點高校一般是選擇自己編寫的理論教材，但是其他大部分一般高校選擇國家級規劃教材或者名校編著的教材。數字電子技術理論教材很多，很難一一細細分析比較，但總的來說，其內容上大致一樣?，F根據大部分數字電子技術教材分析該課程的內容和不足。
從內容上分析現有的數字電子技術教材，其一般包括邏輯代數基礎、門電路、觸發器、組合邏輯電路、時序邏輯電路、半導體存儲器、數-模與模-數轉換、脈沖波形的產生與整形、可編程邏輯器件、硬件描述語言等。其中邏輯代數基礎、門電路、觸發器、組合邏輯電路、時序邏輯電路是該課程的重點與基礎。下面對以上基礎重點部分詳細分析其內容和不足之處。
針對該課程的第一部分――邏輯代數基礎，其主要講述了各種進制與進制之間的相互轉換、各種編碼、邏輯代數運算、基本公式、基本定理、邏輯函數化簡方法及其表示方法等。在現代的教育中，很多同學在高中學習計算機時就學習了二進制、碼制等內容，而且在學習該課程之前已經學習了C語言等編程語言，這些編程語言都都講述了進制及其相互轉換這方面的知識。對于邏輯函數的化簡方法應該重點闡述，尤其是卡諾圖，其在實際的應用中很常用。該部分的不足之處就是重復闡述了進制，浪費篇幅和時間。
在門電路章節中，其主要主要講述了二極管、三極管、CMOS門電路、TTL集成電路等。對于大部分高校而言，在學習該課程之前都學習了模擬電路課程，該課程已經詳細分析了二極管和三極管。因此該部分的主要不足之處在于過多地介紹了二極管、三極管特性分析。
在組合邏輯電路章節中，其主要講述了組合邏輯電路的分析方法、組合邏輯電路的設計方法、常用的組合邏輯電路、組合邏輯電路中的競爭 - 冒險等內容。在該部分中，仔細分析其內容發現其有很多重復部分，主要在組合邏輯電路的設計方法這部分，由于大部分的設計方法都是大同小異，用了很多篇幅介紹。
在觸發器章節中，其主要講述了基本觸發器原理、電平觸發、脈沖觸發、邊沿觸發的觸發器、觸發器的邏輯功能及其描述方法等內容。這部分基本上沒有什么大的問題，因為內容較陌生，對后面的時序邏輯電路尤為重要，所以應該詳細闡述。
在時序邏輯電路章節中 ,其主要講述了時序邏輯電路的基本概念及其特點介紹 、時序電路的分析方法 、比較常見的時序邏輯電路及其設計原理等內容。在該部分中，仔細分析其內容發現其有很多重復部分，主要在時序邏輯電路的設計方法這部分，由于大部分的設計方法都是差不多，用了很多篇幅介紹。
在可編程邏輯器件和硬件描述語言章中，其主要講述了現場可編程邏輯陣列（EPLA）、可編程陣列邏輯（PAL）、通用陣列（GAL）、CPLD、FPGA、Verilog語言及其簡單示例等主要內容，該部分在以后的學習中會單獨開設這方面的課程，可以大大減少這部分內容的介紹。
在脈沖波形的產生與整形章節中，其主要講述了施密特觸發器、單穩態觸發器、波形發生器、555定時器及其應用等內容。這部分對于實驗教學尤為重要，應該大部分介紹。
對于該課程最后一部分內容――A/D和D/A轉換，其主要講述了D/A轉換器和A/D轉換器。由于在實際的應用過程中我們是用芯片設計的，所以這部分只需簡單的介紹各種轉換器的原理而重點闡述各種轉換器的特性和適用場合。
（2） 現有的實驗教材內容分析和不足
實驗教學對于實踐性很強的課程而言無疑非常重要，它是理論聯系實際的橋梁，是檢驗理論學習的一個重要環節。對數字電子技術課程也是同樣的重要。目前該課程實驗教學的教材很少，并且很雜，我們需要分析其實驗教材的主要內容，指出其不足之處。大部分的實驗教材內容也差不多，其主要根據理論教材來編寫的。
數字電子技術的實驗教材大部分包括三大部分，第一部分是基礎實驗，這些實驗主要是驗證理論學習中的一些基本原理、基本模塊，為了加深對理論的理解。第二部分是綜合實驗，該部分主要是利用第一部分的基本模塊，設計相對復雜的實驗，可以提高同學的創新和實踐能力。第三部分是實際設計制作部分，該部分主要是要求同學利用現有的條件設計制作一個實際的、滿足實驗要求的小作品。該部分旨在培養學生的實際動手能力，分析問題，解決問題的能力，增強學生的調試能力。
對于第一部分，其主要內容是TTL與非門的邏輯功能與參數測試，門電路邏輯功能測試與變換，編碼器測試及其應用，譯碼器測試及其應用，數據選擇器測試及其應用，數值比較器測試及其應用，觸發器測試及其功能轉換，移位寄存器測試及其應用，計數器測試及其應用，555定時器的應用。這部分內容主要是基本模塊，篇幅不宜過大，但是實驗平臺往往選擇數字電子技術實驗箱，同學們只需要接線即可，然后完成相應的實驗報告。
對于第二部分，其主要內容是組合邏輯電路的設計，一位數值比較電路的設計，同步時序邏輯電路的設計，計數、譯碼、顯示電路的設計，60s定時顯示電路的設計。這部分內容主要是利用第一部分的模塊設計跟更為復雜的電路?？梢栽敿氷U述設計的思路，可能需要更大的篇幅。該實驗的實驗平臺仍然是數字電子技術實驗箱，同學們仍然只需要接線即可，然后詳細完成實驗報告。
對于第三部分，其主要的內容是數字電子鐘，電子表，籃球計時器，多路搶答器，電子拔河游戲機，數字頻率計，光控路燈，交通信號燈控制電路，彩燈循環控制電路等。這部分內容本意是需要實際制作與設計，需要同學們用電烙鐵實際焊接，調試完成的，但是有些教材是使用一些仿真軟件設計的，這樣大大減輕了同學們的實際制作難度，無法真正達到提高實際調試制作能力。
三、淺析數字電子技術教材的選擇
（1）理論教材的選擇
對于數字電子技術理論教材的選擇，我們根據第二部分數字電子技術理論教材的現狀和不足，依次一部分一部分地闡述每章節的選擇要求，以達到理論教學的目的。
對于邏輯代數基礎章節，根據上面的分析可知需要選擇的教材應該從內容上注意以下幾點：
1.簡單或者忽略介紹有關二進制、進制轉換方面的內容。
2.著重介紹邏輯代數的化簡方法，尤其是卡諾圖。
對于門電路章節，根據上面的分析可知需要選擇的教材應該從內容上注意以下幾點：
1.簡單介紹有關半導體二極管、三極管特征而著重介紹其工作在開關狀態的原理和動態性能參數。
2.重點介紹CMOS集成門電路而減少介紹TTL集成門電路。
3.重點介紹TTL 電路的一些注意事項和一些比較重要而且常見的門電路 ,如與門、或門、非門、與非門、或非門、OC門、三態門等，簡單介紹其他類型的TTL門電路。
對于組合邏輯電路章節，因為這章節在該教材中很重要，那么我們選擇的時候應該從內容上注意很多，由于大部分組合邏輯電路的設計過程基本上相同，我們選擇的時候需要注意介紹該部分的篇幅不宜過多，而應該把重點放在各種邏輯電路的邏輯特點、器件特點、器件性能的擴展與使用上，舉例幾個邏輯器件的設計說明就可以，對于比較特殊的邏輯器件應該詳細介紹。這主要是因為我們實際使用到的數字電路不需要我們深入理解其中的內部工作原理，只需要知道該器件的使用方法，使用特點，注意事項即可，只需要把它當做模塊按照需要拿來用即可。就像50年代時，一般的電子學教材書籍對電阻、電容和電感的內部工作原理大量深入的分析，但是我們現在的教材已經沒有該部分內容，這主要是因為我們大家學習電子知識，旨在去應用它們，而不需要深入理解其內部從微觀統計力學的原理角度去推倒電感值得具體公式。
對于觸發器章節，根據上面的分析可知需要選擇的教材應該從內容上注意盡量選擇比較詳細描述該章節的書籍，因為這部分知識對后續的學習尤為重要，如理解時序邏輯電路的工作原理，理解計算機存儲器，寄存器、鎖存器等等。
對于時序邏輯電路章節，根據上面的分析可知需要選擇的教材應該從內容上注意選擇時序邏輯電路的設計方法闡述較少的書籍，而是以舉例的方式進行闡述和驗證時序邏輯電路的工作原理。主要是因為在時序邏輯電路的設計方法這部分，由于大部分的設計方法都是差不多。
對于可編程邏輯器件和硬件描述語言章節，根據上面的分析可知需要選擇的教材應該從內容上注意根據學校后續的學習課程來選擇，如果學校后面有專門的課程學習這部分內容，那么我們只需要簡單的介紹即可，如果沒有的話那么我們選擇比較詳細描述這部分內容的教材。當然，不一定找得到這樣的教材，那么我們可以選擇兩本書，一本是主體上課講述數字電路技術的基本知識，而另外一本讓同學們課外的學習和擴展。
對于脈沖波形的產生與整形章節，由于現有的教材都對這部分內容有比較好的闡述，這部分內容不僅對理論學習重要，而且在實際的實踐過程中經常用到。所以盡量選擇闡述比較詳細的教材。
對于A/D和D/A轉換章節，由于我們在實際的應用之中只是拿其芯片用，不過還是得盡量弄懂其內部工作原理，我們還是得詳細分析和理解一些A/D和D/A轉換器的工作原理和設計思路，對我們理解將來使用的芯片有一個更好的理解。在選擇的時候我們可以不用考慮這部分。
綜上所述，我們在選擇這部分數字電子技術理論教材時，盡量滿足以上各章節的要求，但是實際情況還得根據各高校的教學目的和教學層次，如果是研究類型高校，那么我們可以選擇盡量詳細介紹、深入分析其內部工作的教材，如果是應用型高校或者高職類學校，那么我們盡可以按照上面分析的要求來選擇，如果一本教材無法滿足上面的要求，可以選擇一本為主，兩外一本為輔的辦法，以達到教學目的。
（1）實驗教材的選擇
對于數字電子技術實驗教材的選擇，我們根據第二部分數字電子技術實驗教材的現狀和不足，依次按照那三部分要求來選擇，以達到理論教學的目的。
對于第一部分――基礎實驗，這部分主要是驗證理論學習的一些基本知識，那么在選擇的時候我們不求詳細介紹個實驗的實驗步驟，而是要詳細、多方面的涵蓋理論學習的內容。不過還得考慮學校的實驗教學設備情況，根據實驗設備可以提供的實驗，來靈活的選擇實驗。
對于第二部分――綜合實驗，這部分主要是利用第一部分的基本實驗來完成該部分的，盡量選擇可以覆蓋主要知識模塊的實驗，已達到各知識、各模塊的融會貫通、靈活創新。同理，這部分實驗也是得依賴于學校的實驗教學設備和實驗教學學時，我們可以按照各高校的實際情況靈活選擇實驗。
對于第三部分――實際設計和制作，該部分主要是實際設計并制作完成一些具有現實意義的實驗。那么在選擇時我們得考慮一下高校的實際情況，包括實驗條件和教學學時，但是這部分對于同學們的實踐能力、分析問題、解決問題、創新思維的培養尤為重要。那么我們可以多選擇實驗，沒有學時完成的可以讓同學們在課外完成或者提供一個實驗平臺，組成興趣實驗小組，合作完成。這樣帶來的好處是可以培養學生合作精神、自己動手實踐的能力，增強學生對學習電子知識的極大興趣。
綜上所述，我們在選擇這部分數字電子技術實驗教材時，根據學校的實際設備情況和實驗教學學時，靈活多變的選擇適合自己高校的實驗教材，培養具有較強實踐能力的學生。
四、總結
本文分析了數字電子技術理論教材和實驗教材的現狀和不足，根據現狀和各高校的實際情況提出了選擇合適的，可以培養學生能力的教材，增強學生的學習主動性和實踐能力的教材，在學時不夠的情況下滿足各高校的教學目的的教材。
目前，對數字電子技術教材的選擇還有一些問題，有許多的不盡完善支持，本文是作者根據多年的教學經驗和實踐心得提出的具有建設性的觀點。旨在提高教學效果，培養學生的創新思維、實踐能力、分析問題和解決問題的能力。
參考文獻：
［1］余孟嘗主編.數字電子技術基礎簡明教程 (第2 版).北京:高等教育出版社,2002
［2］江曉安等編著.數字電路.西安:西安電子科技大學出版社,2002
［3］郝波主編.數字電路.北京:電子工業出版社,2003
［4］王毓銀主編.數字電路邏輯設計 (第 2 版).北京:高等教育出版社 ,2005
［5］朱正偉,何寶祥,劉訓非編著.數字電路邏輯設計.北京:清華大學出版社 ,2006
［6］禹思敏,朱玉璽主編.數字電路與邏輯設計,廣州:華南理工大學出版社 ,2006
【關鍵詞】學分制；數字電子技術課程；整合
0 引言
學分制，屬于教育模式的一種，以選課為核心，教師指導為輔助，通過學生的成績績點和所修學分，衡量學生學習質和量的綜合教學管理制度。與班建制、導師制合稱三大教育模式。自2011年7月15日湖北省物價局正式公布了湖北省《普通高等學校學分制收費管理辦法》起，湖北省各大高校也陸續開始實施學分制，而我校也準備在2015級新生中全面實施學分制。在這種大背景下，以前的教學方式和教學內容也隨之而改變，作為電類專業的三門專業基礎課之一的模擬電子技術課程的教學內容整合也急需解決，從而符合時代的發展，不但有利于學分制的順利實施，更能提高模擬電子技術課程的教學質量。
1 數字電子技術課程的地位
作為電類專業的學生，電路理論、模擬電子技術和數字電子技術必修的三門專業基礎課，其中模擬電子技術處于相對重要的位置，不但是電路理論和模擬電子技術的后續課程，同時也是微機原理、單片機原理及應用等與計算機相關的先修課程，而計算機在我們現在的日常生活中是必不可少的，從中足以說明數字電子技術課程的重要性和不可或缺的地位。
2 數字電子技術教材的取舍
各大高校選用的教材一般是兩個，一個是清華大學出版社出版的由童詩白主編的數字電子技術基礎，另一個是高等教育出版社出版的由康華光主編的教材，我校一直采用的是康華光版的，而在學分制下也準備使用該教材，該教材結構合理，內容的組合恰當，比較適合我校電類專業的學生。
3 數字電子技術課程教學內容的整合
學分制前，我校數字電子技術課程總學時72學時，理論學時48學時，實驗學時16學時，理論教學的內容覆蓋面廣，幾乎涵蓋了教材的所有章節的內容，從多年的教學經驗和學生的反饋情況來看，教學效果并不太好，很多學生覺得這門課較難了，不過比模擬電子技術課程應該是簡單一些，尤其是其中的組合邏輯電路的分析和設計，難點是時序邏輯電路的分析和設計。
由于學分制的實施充分體現了“以人為本”的教育思想，充分尊重學生選課、選教師、選修學計劃的自由，不但有利于培養學生的個性，更能充分發揮各自的潛能。在學分制的教學體制下，學校就像一個教育大超市，里面的“課程商品”可謂是琳瑯滿目，學生就是顧客，就是上帝。上哪門課，學生自己選；想聽哪位老師的課，學生自己做主；甚至什么時候上課和做實驗，都由自己決定。學分制充分體現了學生的自主性，這是一種新的教學方式和學習方式的嘗試，對學生是，對老師也是。作為教師，尤其是講授數字電子技術課程的我們又該如何處理呢？
第一，如何激發學生選這門課程的積極性和學習該課程的積極性，這個是重中之重，只有提高學生的學習積極性，才是提高我們教學質量的最好的途徑，通過調研發現，不少同學對各種游戲感興趣，而且還建立了討論群，討論起來可謂是熱火朝天，結果游戲打得順風順水，如果學生能把討論游戲、玩游戲的勁頭用到學習上，肯定是事半功倍。這是我們作為高校教師必須考慮的問題，那么如何使學生從游戲中抽身出來，投入到課程的學習上呢？首先要讓學生認識到該門課程的重要性，數字電子技術是處理數字信號的電路，這個內容直接與我們的日常生活的計算機有關，包括我們身邊的各種電子產品，尤其是我們現在的智能手機、智能電視、空調、冰箱和洗衣機等家電都有數字電路的身影，可以說數字電子技術與我們是密切相關的。而在數字電子技術基礎里面，主要是分析現實生活中的計算機內部的主要電路是如何形成的，具體的電路是什么，通過該課程的學習，不但能了解數字電路的基本內容，更能與目前一些處于科技前沿的知識聯系在一起。基于此，可以通過提問的方式或者讓學生自己調研，當然也可以提醒學生多多參加學校組織的甚至是全國性質的電子設計大賽，提高他們實際動手能力的同時，還能激發他們學習數字電子技術課程的積極性。不過這也僅僅是提高學生學習興趣的其中一個方法而已。
第二，教學內容的整合。實際上這也是提高學生學習興趣的方法之一。首先要把握數字電路的整體內容，主要是組合邏輯電路和時序邏輯電路的分析與設計，那么這兩種電路是如何形成的？而分析方法又是什么呢？解決了這兩個問題，該課程的學習內容就可以迎刃而解。不但可以降低該課程的難度，還能提高學生的學習興趣。其次，既然數字電子技術是由組合和時序邏輯電路組成，那么就針對性對這兩種電路進行分析和設計，其他內容可以選學。而組合邏輯電路是由三個基本的邏輯門電路組成的，因此可以只選擇三個基本的邏輯門，即與門，或門和非門的電路符號，至于TTL門和CMOS門可以不講，當然學生也可以不學，跳過此部分，數字電子技術難度大降低，而組合邏輯電路的分析共分為四步，只要掌握了這四步分析法，即可解決該電路的分析問題，四步分別是（1）由邏輯電路寫出邏輯表達式，（2）化簡表達式，（3）由表達式列出狀態表，（4）根據狀態表分析邏輯功能。而設計組合邏輯電路的步驟與分析步驟剛好相反，分別是（1）由邏輯要求列狀態表，（2）根據狀態表寫出邏輯表達式，（3）化簡表達式，（4）根據表達式畫出邏輯圖。這也是該課程的上半部分內容，同時也是該課程兩大重點之一。第二個重點內容就是時序邏輯電路的分析和設計，首先要了解三個雙穩態觸發器：可控的RS觸發器、JK觸發器和T觸發器，對于這三種觸發器，只要知道其符號和對應的狀態表即可，至于其內部由哪些門組成以及原理可以不講和不學，這有利于降低該部分的難度。另一個重要的就是分析和設計問題，與組合邏輯電路類似，其分析和設計步驟也是相反的，不過時序邏輯電路與組合邏輯不同的是，分為同步時序和異步時序。兩種時序邏輯電路的分析步驟類似共分為四步：（1）寫方程式：三個方程式分別是輸出方程、驅動方程和狀態方程，（2）列狀態表轉換真值表，（3）邏輯功能的說明，（4）畫狀態轉換圖和時序圖。而兩種時序邏輯電路的設計也分為四步，與分析步驟基本相反。通過以上內容的整合，使學生了解到只要掌握了組合和時序邏輯電路的分析和設計，就抓住了數字電路的靈魂，不但能使學生更容易接受這個內容，激發他們的選修該門課程的興趣和努力學習的興趣，又能提高數字電子技術的教學質量。
4 結束語
本文通過學分制的分析，提出在這一背景下數字電子技術課程教學內容的整合問題，主要圍繞如何提高學生選修和學習該門課程的積極性，以及在教學內容整合方面如何精簡和整合現有課程內容，從中提出了組合邏輯和時序邏輯的四步的分析步驟和設計步驟，這就體現了以學生為本，以教師指導為輔助的學分制思想，從而在一定程度上解決了教學內容整合方面的難題。而且經過現有課堂教學的實施，效果不錯。
【參考文獻】
[1]孔祥國，周蓉.學年制、學年學分制、學分制的比較分析[J].高教論壇，2005（2）.
[2]潘秀珍.中國學分制的歷史、現狀和未來[D].廣西師范大學，2001.
關鍵詞:數字邏輯;實驗教學;實驗課題設計;教學改革;VHDL
自20世紀90年代以來,隨著電子科學技術的進步,大規模集成電路PLD芯片逐漸取代了數字系統中傳統的分離元件和小規模集成電路。同時,數字系統和計算機系統的設計方法向“硬件設計軟件化”轉變。用硬件設計語言設計數字系統和計算機系統的技術日益成熟且越來越廣泛地得到應用。雖然,高校數字邏輯課程的教學內容也有一些相應的調整,但是實驗教學的改革往往明顯落后。
數字邏輯是計算機科學與技術專業重要的基礎課之一,也是學生感覺學習比較困難的課程之一。我校計算機專業的數字邏輯課程的實驗教學過去一直是在實驗箱上插接集成電路芯片和連接線的方式,實驗內容以驗證性實驗為主,實驗效果很不理想,實驗教學與理論教學的銜接不好,沒有真正起到“通過實驗加深對理論知識的理解”和“理論與實際相結合”的作用。學生雖然在課堂上學習了VHDL編程并做了一些習題,但是并不知道究竟什么樣的程序才是正確的,而要想知道VHDL程序是否正確的唯一方法是編譯和仿真。為了提高數字邏輯課程的教學效果,并且與新增加的VHDL語言教學內容相呼應,筆者進行了數字邏輯課程的實驗教學改革探索。通過“做中學”[1],使學生真正掌握用VHDL進行邏輯設計的方法。放棄在實驗箱上插接集成電路芯片和連接線的方式,改變為在Quartus軟件平臺上用VHDL語言編程和仿真實驗。從以驗證性實驗為主轉變為以設計性實驗為主,不僅使學生學到了最新的技術,而且為后繼課程計算機組成原理的進一步教學改革奠定了基礎。
1實驗課題的設計
根據教學計劃,本課程的實驗為12學時,安排6個實驗。除第1個實驗是熟悉Quartus系統的使用外,其余5個實驗都是設計性實驗。
1.1設計思想
實驗課題的設計是開展設計性實驗教學必須妥善處理的關鍵問題之一。實驗課題應該有合適的難度,使得大部分學生在現有基礎上通過自己的分析和努力能夠做出設計(不一定是完全正確的設計)。實驗課題應該在本課程教學的重要知識點范圍內,通過實驗可以使學生更好地掌握相關知識點,實現理論教學與實驗教學相輔相成。實驗課題應該在書本或網絡等其他信息源上沒有現成的解答,學生必須自己進行分析設計才能得到解答。
在高度網絡化和信息化的今天,各種教材、參考書和網絡上已經有很多的VHDL語言程序的實例,為了保證學生是真正做設計,筆者在設計實驗課題時也廣泛查找了資料。有幾個設想的課題就因為發現有相同的VHDL語言程序實例存在而被否定。最后確定的5個實驗課題,到目前為止還沒有發現有相同的VHDL語言程序實例。這5個實驗課題包括2個組合邏輯設計實驗課題和3個時序邏輯設計實驗課題。實驗課題的難度和復雜程度是逐漸增加的。除了基本實驗外,還為少數學有余力的學生設計了選做題目。
1.2實驗課題
1) 實驗課題一。
設計一個代碼轉換邏輯電路。把7位的ASCII碼轉換成7段字符顯示代碼。能顯示數字0～9,字母A、b、C、d、E、F、H、L、o、P、U、Γ和一些符號(-、_、=、┫、┣、、)等。用VHDL語言編程并仿真。
2) 實驗課題二。
設計一個多功能的運算器,有控制信號M、S2、S1、S0。當M=1,在S2、S1、S0的控制下能完成兩個1位二進制數A、B的以下算術運算:A加B,A加1,A加B和低位來的進位,B加1,A加 ,A加0,A加A,A加 加1。當M=0,作邏輯運算。在S2、S1、S0的控制下能完成兩個1位二進制數A、B的以下邏輯運算:A+B,A•B, , , , , , ,等。用VHDL語言編程并仿真。
3) 實驗課題三。
設計一個自動售飲料機的控制邏輯電路。該機器有一個投幣口,每次只能投入1枚1元或5角的硬幣。當投入了1元5角的硬幣,機器自動給出1杯飲料。當投入了2元的硬幣,機器在自動給出1杯飲料時,還找回1枚5角的硬幣。
確定輸入/輸出變量、電路的狀態并化簡,做出狀態轉換圖、狀態轉換表。在完成以上邏輯設計后,用VHDL語言編程并仿真。
4) 實驗課題四。
用74HC163設計一個十九進制計數器。用VHDL層次結構設計方法設計程序并仿真,底層器件是74HC163。
完成以上題目后,還可以選做題:用74HC163設計一個余3碼計數器。用VHDL層次結構設計方法設計程序并仿真,底層器件是74HC163。
5) 實驗課題五。
實驗課題五有兩個題目,學生可以任選一個。
題目一:設計一個可控計數器,當控制信號S=0時,是五進制計數器,當控制信號S=1時,是十五進制計數器。設計出邏輯圖。分別用兩種不同的方法設計(行為描述,結構描述),用VHDL語言編程并仿真。
題目二:設計一個數字鐘電路,要求能用7段數碼管顯示從0時0分0秒到23時59分59秒之間的所有時間。做出邏輯圖。用VHDL語言編程并仿真。
2教學效果分析
實驗課題一的目的是強化譯碼器、7段字符顯示代碼和ASCII碼等知識點。學生可以參考書上的BCD碼-7段字符顯示譯碼器的VHDL程序做這個設計,但是要實現那些特殊符號的顯示還是需要動腦筋的。實驗結果顯示,學生基本上都能做出數字和字母的顯示代碼設計,但是極少有能做出那些特殊符號的顯示代碼設計的。
實驗課題二的目的是強化加法器、全加器、算術運算、進位和邏輯運算等知識點,并且考慮到與后繼課程計算機組成原理的ALU等知識點教學的銜接。學生做設計時可以參考1位全加器的VHDL程序。很多學生在做實驗之前認為這個題目很簡單,只要用VHDL語言的算術運算符就可以了。開始做實驗才發現根本不是那樣,必須先推導出每個運算功能的邏輯表達式才能編程,而相當多的學生忘記了算術運算還有進位的邏輯表達式。這個實驗確實達到了強化上述知識點的目的。
實驗課題三的目的是強化狀態機和Mealy型時序邏輯電路設計等知識點。學生做設計時可以參考狀態機的VHDL程序。經過這個實驗,大部分學生真正懂得了什么是狀態機,時序邏輯電路是在時鐘信號的作用下發生狀態轉變的,另外還有怎樣確定有哪些狀態和做狀態化簡。
實驗課題四的目的是強化計數器、用集成計數器實現任意進制計數器和Moore型時序邏輯電路設計等知識點,也是學生第一次用VHDL結構描述的方法做設計。學生做設計時可以利用書上的74HC163的VHDL程序例子。通過這個實驗學生進一步理解了觸發器和計數器,掌握了用集成計數器實現任意進制計數器的方法和用VHDL結構描述做邏輯電路設計的基本方法。選做題是為少數學習好、能力強的學生準備的,使這部分學生有機會得到更多的訓練和提高。選做題還可以使學生掌握余3碼的概念,確實也有很少的幾個學生完成了選做題。
實驗課題二和實驗課題三都是用行為描述的方法進行邏輯電路設計,比較容易掌握,實驗成功率較高,而實驗課題四要求用結構描述的方法做邏輯電路設計。在實驗中間發現,相當多學生并沒有理解結構描述的概念,也不知道應該怎樣做。因此,實驗課題五繼續強化用結構描述的方法做邏輯電路設計。
實驗課題五題目中的第一個,目的是鞏固用集成計數器實現任意進制計數器和Mealy型時序邏輯電路設計等知識點。同時,也使學生進一步掌握用行為描述和結構描述進行設計的方法。雖然這個題目相對第二個題目要簡單一些,但是由于要求分別用行為描述和結構描述兩種方法進行設計,所以總的工作量比實驗課題四要多。這兩個題目中的第2個不僅難度更大、更復雜,而且其設計還要考慮如何仿真的問題,是一個有挑戰性的題目。然而,選擇這個題目的學生卻出乎意料得多,而且有若干種不同的設計思想,既有用結構描述的也有用行為描述的。雖然在2個小時的時間內,幾乎沒有學生完全正確地完成這個高難度實驗的設計和仿真,但是有個別學生在以后的幾個星期里仍然繼續探討并最終正確地完成了這個實驗。像數字鐘這樣的復雜實驗,在過去想要用中小規模集成電路在實驗箱上插接連線的方式完成是不可想象的,但是現在用Quartus系統上設計和仿真的方式卻是可以完成的。
設計性實驗比驗證性實驗的難度有明顯提高,學生也要花更多的時間做預習、設計和寫實驗報告。在學習數字邏輯之前的各課程(物理、電路、模擬電子)實驗都是驗證性實驗,大部分學生已經養成不做實驗預習的習慣。在做第一個實驗(熟悉Quartus系統)時就發現很多學生基本上是進了實驗室才開始看實驗指導。結果是兩個小時過去了,一部分學生并沒有掌握VHDL程序調試和仿真的基本方法,個別學生輸入的源程序甚至連編譯都沒有通過。針對這個問題,我們采取了要求學生提前做實驗預習,寫出實驗設計和程序才允許進實驗室做實驗的措施,并且在逐位點名時逐個檢查實驗預習。實驗教學改革也在一定程度上調動了學生的積極性。
3結語
用VHDL語言設計組合邏輯電路和時序邏輯電路的方法與傳統的用邏輯代數和邏輯圖設計的方法有很大不同,特別是行為描述的方法很容易掌握。用軟件工具對所做設計進行仿真以檢驗設計的正確性比在面包板上插接、連線、調試要方便容易,避免了接觸不良造成的故障和連線錯誤損壞器件等問題,實驗成功率高、消耗低。學生不僅要做邏輯設計,還要做仿真輸入波形設計。仿真輸出波形直觀地表現了邏輯功能的正確與否。部分學生自己有計算機,可以提前做出設計并編程,在進入實驗室后能夠在比較短的時間里完成實驗;也有一些學生由于設計錯誤,在實驗室沒有完成實驗,是回去以后繼續用自己的計算機改正程序、完成仿真的。
從實際教學效果看,上述實驗課題的設計是成功的。大部分學生通過設計和實驗都有不同程度的提高,基本上理解了有關的知識點,掌握了VHDL程序設計、調試和仿真方法。從后來的調查問卷的結果看,大部分學生認為數字邏輯實驗“不是很難”(4個選項分別是太難、不是很難、很簡單、不能理解),只有少數學生不喜歡這種設計性實驗。
數字邏輯課程的實驗教學改革探索取得了初步成功,今后還將繼續改進,也希望與其他學校的教師交流教學改革的經驗和教訓,共同提高。
參考文獻:
[1] 黎忠文,向兆山.“做中學”模式在計算機教學中的探索[J]. 計算機教育,2006(10):30-32.
Exploration of Experiment Teaching of Digital Logic
SHENG Jian-lun
(School of Computer, Qingdao Technological University, Qingdao 266033, China)
關鍵詞:D觸發器; 數據選擇器; 時序網絡; 多輸入時序邏輯電路
中圖分類號:TP331.1 文獻標識碼:A
文章編號:1004-373X(2010)12-0010-03
Design of Data Multi-input Sequential Logic Circuit Based on Data Multiplexer and D Flip-flop
REN Jun-yuan
(Bohai University, Jinzhou 121000, China)
Abstract:The design technique of multi-input sequential logic circiut based on multiplexer and D flip-flops is introduced to investigate a simple method to realize the multi-input sequential logic circiut, which D flip-flops are combined with multiplexer. Taking the present states as the data multiplexer to select input variables and the output functions of the data multiplexer as the input signals of D flip-flops, the multi-input sequential network with the functions of storage and selection is composed. The input variables are selected according to the present states of D flip-flops, the transformation direction of the next states of D flip-flops is determined by the selected variables. The combination of these two components is suitable to the realization of the mutual exclusion multi-variable sequential logic circuit. The function simplification is unnecessary in design process. This is a new method to design sequential logic circuits.
Keywords: D flip-flop; data multiplexer; sequential network; multi-input sequential logic circuit
在SSI時序邏輯電路設計中,遵循的設計準則是:在保證所設計的時序邏輯電路具有正確功能的前提下,觸發器的激勵函數應最小化,從而簡化電路結構。
用卡諾圖法或公式法化簡觸發器的激勵函數,在多輸入變量時相當繁瑣甚至難以進行。因此,需要尋求多輸入時序邏輯電路簡捷設計方法。
本文給出多輸入變量時序邏輯網絡的一種新型結構:將D觸發器[ 1-10] 和數據選擇器[ 1-10] 進行組合,構成既有存儲功能又有數據選擇功能的多輸入時序網絡[ 1] ,并給出設計過程中不需要進行函數化簡的設計技術。
1 基本原理
1.1 基本多輸入時序網絡
1.1.1 多輸入時序網絡的基本形式
用1個D觸發器和1個2選1數據選擇器構成多輸入時序網絡的基本電路[1],如圖1所示。
圖1 多輸入時序網絡的基本電路
圖1中,觸發器的現態輸出Qn作為數據選擇器的A選擇輸入變量,數據選擇器的Y輸出作為觸發器的D輸入信號,數據選擇器的輸入端D0,D1ё魑所構成時序網絡的外部信號輸入端。
1.1.2 多輸入時序網絡基本電路的狀態方程
由D觸發器的特性方程Qn+1=D、數據選擇器的輸出邏輯表達式Y=AD0+AD1及A=Qn,D=YУ墓叵,得多輸入時序網絡基本電路的狀態方程:
Qn+1=QnD0+QnD1 (1)
寫成矩陣形式為:
[Qn+1]=[Qn]D0D1 (2)
1.1.3已知狀態轉換關系確定時序網絡輸入矩陣參數的方法
由式(1)、式(2)有:
(1) 現態Qn=0時,Qn+1=D0,選擇輸入D0,由狀態轉換關系確定D0可實現所要求的狀態轉換:
若Qn+1=0,即狀態轉換為00,則式(2)中的輸入矩陣應填D0=0;
若Qn+1=1,即狀態轉換為01,則式(2) 中的輸入矩陣應填D0=使狀態產生變化的輸入變量。
(2) 現態Qn=1時,Qn+1=D1,選擇輸入D1,由狀態轉換關系確定D1可實現所要求的狀態轉換:
若Qn+1=1,即狀態轉換為11,則式(2)中的輸入矩陣中應填D1=1;
若Qn+1=0,即狀態轉換為10,則式(2)中的輸入矩陣中應填D1=使狀態產生變化的輸入變量取反。
1.2 2個狀態變量的多輸入時序網絡
1.2.1 2個狀態變量多輸入時序網絡的形式
用2個D觸發器和2個4選1數據選擇器可構成有2個狀態變量的多輸入時序網絡[1],如圖2所示。
圖2中,觸發器的2個現態輸出Qn1Qn0作為數據選擇器的A1A0選擇輸入變量,2個數據選擇器的Y輸出分別作為2個觸發器的D輸入信號,數據選擇器的輸入端D10~D13,D00~D03ё魑所構成時序網絡的外部信號輸入端。
圖2 2個狀態變量的多輸入時序網絡
1.2.2 兩個狀態變量多輸入時序網絡的狀態方程
按基本多輸入時序網絡的分析方法,可得狀態方程的矩陣形式為:
[Qn+11Qn+10]=[Qn1Qn0]D10D00D11D01D12D02D13D03 (3)
1.2.3 現態對輸入信號的選擇及輸入矩陣參數的確定
現態Qn1Qn0的取值組合決定所選擇的數據輸入端,而數據輸入端的輸入情況又決定次態:
(1) 現態Qn1Qn0=00時,Qn+11=D10,Qn+10=D00,選擇輸入D10,D00,由狀態轉換關系確定D10,D00可實現所要求的狀態轉換;
(2) 現態Qn1Qn0=01時,Qn+11=D11,Qn+10=D01,選擇輸入D11,D01,由狀態轉換關系確定D11,D01可實現所要求的狀態轉換;
(3) 現態Qn1Qn0=10時,Qn+11=D12,Qn+10=D02,選擇輸入D12,D02,由狀態轉換關系確定D12,D02可實現所要求的狀態轉換;
(4) 現態Qn1Qn0=11時,Qn+11=D13,Qn+10=D03,選擇輸入D13,D03,由狀態轉換關系確定D13,D03Э墑迪炙要求的狀態轉換。
已知狀態轉換關系確定式(3)中輸入矩陣參數的方法如1.1.2所述。
1.3 n個狀態變量的多輸入時序網絡
按照D觸發器的現態組合作為數據選擇器的選擇輸入變量、數據選擇器的輸出作為D觸發器輸入信號的構成方法,用n個D觸發器、n個2n選1數據選擇器組合,可構成n個狀態變量的多輸入時序網絡[1]。
2基于數據選擇器和D觸發器的多輸入時序邏輯電路設計
2.1 設計步驟
采用數據選擇器和D觸發器構成的多輸入時序網絡進行多輸入時序邏輯電路設計的步驟:
(1) 由設計要求做出最簡狀態圖;
(2) 根據狀態個數確定多輸入時序網絡中D觸發器、數據選擇器的個數及數據選擇器的選擇規模;
(3) 根據狀態轉換關系確定輸入矩陣的參數,即確定數據選擇器輸入端所接的變量或常量;
(4) 畫出時序邏輯圖。
2.2 應用舉例
主干道、支干道十字路通燈控制電路中的控制器共有4個狀態,在不同輸入信號的作用下進行狀態轉換:
(1) Qn1Qn0=00狀態,主干道綠燈亮、支干道紅燈亮,到了規定的30 s時間隔由控制電路中的計數器向控制器輸入1個T30 =1的信號,控制器轉到下一工作狀態;
(2) Qn1Qn0=01狀態,主干道黃燈亮、支干道紅燈亮,到了規定的5 s時間隔由控制電路中的計數器向控制器輸入1個T5=1的信號,控制器轉到下一工作狀態;
(3) Qn1Qn0=10狀態,主干道紅燈亮、支干道綠燈亮,到了規定的20 s時間隔由控制電路中的計數器向控制器輸入1個T20=1的信號,控制器轉到下一工作狀態;
(4) Qn1Qn0=11狀態,主干道紅燈亮、支干道黃燈亮,到了規定的5 s時間隔由控制電路中的計數器向控制器輸入1個T5=1的信號,Э刂破髯到第(1)種工作狀態。
控制器的狀態圖如圖3所示。
圖3 交通燈控制電路中控制器的狀態圖
用有2個狀態變量的多輸入時序網絡實現,由圖3所示狀態圖的狀態轉換關系,可確定輸入矩陣參數為:
0T30T5T51T20T5T5 (4)
選用雙D觸發器74LS74和雙4選1數據選擇器74LS153構成多輸入時序網絡并由式(4)連接輸入端畫出邏輯圖如圖4所示,其中R,C構成通電復位電路。
3 結 語
基于數據選擇器和D觸發器的多輸入時序邏輯電路設計方法,適合實現互斥多變量時序邏輯電路,且在設計過程中不需要進行函數化簡,而這一過程在多變量 時是相當繁瑣甚至難以進行。
圖4 交通燈控制電路中控制器的邏輯電路圖
參考文獻
[1]任駿原,張鳳云.電子線路專題研究[M].成都:西南交通大學出版社,1995.
[2]任駿原.電子線路與數字邏輯解題方法指導[M].沈陽:東北大學出版社,1996.
[3]華成英,童詩白.模擬電子技術基礎[M].4版.北京:高等教育出版社,2006.
[4]楊素行.模擬電子技術基礎簡明教程[M].3版.北京:高等教育出版社,2006.
[5]胡晏如.模擬電子技術[M].2版.北京:高等教育出版社,2004.
[6]王佩珠.電路與模擬電子技術[M].南京:南京大學出版社,2001.
[7]付植桐.電子技術[M].北京:高等教育出版社,2000.
[8]康華光,陳大欽.電子技術基礎模擬部分[M].4版.北京:高等教育出版社,1999.
【關鍵詞】數字邏輯電路；形象思維；教學方法
一、引言
《數字邏輯》是一門實踐性、技術性很強的基礎課。隨著現代數字電子技術的發展，數字邏輯這門課程的教學目標和教學方法也在不斷的發生變化。如果學生沒有扎實的理論知識作為基礎，就不能很好的去指導實踐；同樣如果在實踐課上沒有弄清硬件結構，也就難以去理解理論知識。所以，理論課程和實踐課程的有機結合，是我們教學工作者的重中之重。對于《數字邏輯電路》這門課程的教學，筆者認為如能注重教學方法，講究教學的藝術性將會取得較好的教學效果。
課堂教學在整個教學中是最重要的一環。當然教學是教師和學生雙方面的結合，要使我們所傳授的知識真正為學生所理解與掌握，就必須要了解學生的接受能力，并把握學生的學習心理，采用恰當的教學方法，使學生對所學的內容產生興趣，然后由淺入深，才能引導學生積極思考，從而產生理想的效果。
數字邏輯理論抽象，如能通過“形象思維”來培養學生的“抽象思維”，我覺得不失為一種好的教學方法。例如在講述“多數表決器”真值表時，可用運動會的舉重比賽項目的評判運動員舉重成功與否的紅燈和白燈多少來比喻，經這一比喻，“多數表決器”真值表的功能很快地讓學生理解了。對于記憶觸發器的激勵表，則把它轉變成記憶觸發器的狀態圖。多用些比喻，多分析結論的邏輯意義，這種生動活潑的課堂氣氛可以開拓學生的形象思維，使他們對數字邏輯的學習能自始至終保持濃厚的學習興趣。實踐證明，在快樂中學習才能使學生學習起來感到輕松、學有所獲。
總而言之，要想使自己的教學能夠為學生所接受，就必須下苦功夫，在認真備課的前提下，不斷總結自己的和別人的教學經驗，不斷加強自身的學問修養，才能使自己在教學中得心應手，取得良好的教學效果。
二、數字邏輯教學的要點
1．以基礎實驗為主導，培養學生的實際操作能力?；A實驗是《數字邏輯電路》教學中的一個重要的環節，通過這些基礎實驗，不僅能提高學生對數字邏輯電路的認識，更重要地是培養了學生的學習興趣，以及有效地提高學生的動手能力，使學生在教學活動中真正學有所得，學有所獲。如我院在《數字邏輯電路》教學中安排了9個基礎實驗，這其中既有組合線路的設計，又有時序線路的設計，實驗體系從簡單門電路的測試延伸到較復雜電路的設計，內容比較全面也相對合理。
2．適量增開PLD仿真實驗，提高學生綜合分析及設計能力。隨著微電子技術和計算機技術的發展，實驗手段正不斷得到更新、完善和開拓。除了可以用常規TTL邏輯器件外，也可采用可編程邏輯器件PLD，借助計算機輔助設計軟件實現；在《數字邏輯》實驗大綱中，安排了多項PLD實驗項目，如：LED譯碼器、八位左移寄存器和四位三級先進后出堆棧等；像上述代碼轉換器的實例，經過功能設計，僅需用簡單的VHDL語言實現。面對PLD器件及技術的迅速發展，基于PLD器件的實驗將成為今后硬件實驗的一個重要的發展方向。為此我們采用科技講座，講解理論知識，并通過興趣小組給予同學參與的機會。
通過讓學生熟悉基于PLD器件的仿真實驗的設計和開發過程，可以使學生掌握一種全新高效的數字系統的設計方法，為今后將其應用到實際的硬件實驗中打下良好的基礎，從而也可使學生擺脫硬件實驗中繁瑣的物理連線，把主要精力投入到對實驗的設計及實現上來。
3．以開放實驗室為依托，培養學生主動探索的習慣。課堂上重點講授的知識和方法，學生要在自學和實驗教學這兩個環節中得到進一步鞏固和理解。學生既可以圍繞提出的問題和學習目標來自行設計和完成某個專題實驗，也可能會為了解決自己在自修中產生的一些問題及想法去進行某個實驗。這就要求實驗教學應該成為開放式的教學，從而充分調動學生自身的學習熱情和積極性，并使學生能夠在觀察現象、提出問題、分析問題和解決問題方面得到能力上的培養和鍛煉，并養成主動探索的習慣。
針對傳統教學中存在內容抽象、理論無法聯系實踐、復雜難學等諸多問題，提出以Proteus仿真技術為基礎，從理論教學、實驗教學、實踐教學三個方面進行了改革實踐，經過幾年的實踐表明，提高了學生對本專業的學習熱情、工程實踐能力和創新能力，教學質量得到很大改善。
關鍵詞：
數字電子技術基礎；Proteus仿真；教學改革
1PROTEUS軟件介紹
PROTEUS軟件是英國LabcenterElectronics公司開發的電路分析與實物仿制及印制電路板設計軟件，是一個電子設計的教學平臺、實驗平臺和創新平臺，覆蓋了電工電子實驗室、電子技術實驗室，單片機應用實驗室等全部功能。它可以對模擬電路、數字電路、單片機及其電路組成的系統仿真，并進行功能驗證，通過動態器件如電機、LED，LCD開關等，配合系統配置的虛擬儀器，實時觀看運行后的輸入輸出的效果。
2理論教學改革
根據我校地處偏遠且為農林院校的特殊情況和實際工程需要，教學內容上舍去復雜的理論分析，注重理論分析結果的應用，減少有關器件內部結構的分析過程，著重介紹器件（或集成元器件）的作用、主要參數、使用方法。全系教師根據各路反饋信息，確定數字電路基礎、組合邏輯電路、時序邏輯電路、脈沖波形產生于整形，AD/DA和DA/AD轉換電路五大教學項目，每個大項目又分為幾個小的教學模塊，同時弱化或忽略掉其它相關內容?！稊底蛛娮蛹夹g基礎》是學生第一次接觸與以往截然不同的邏輯電路，其中涉及到很多電路的原理和繁瑣抽象名詞術語，這些無論板書或者多媒體課件，都會使學生覺得枯燥無味，喪失學習激情。如果教學時根據教學內容，在理論教學過程中利用多媒體講解原理、用法，再穿插Proteus仿真,可使理論知識直觀、形象、生動，促進學生對知識的理解和記憶。例如，剛接觸常用組合邏輯電路8線-3線優先編碼器74HC148時，學生對什么是編碼器，選通輸入端、低電平有效等名詞一頭霧水，更難以想象對輸入的編碼其輸出是怎樣的，如果有幾路信號同時輸入，究竟對哪一路優先編碼輸出，怎樣實現利用功能端實現擴展編碼？單靠多媒體講解，這些問題在學生腦海里像一盤漿糊，一片茫然，無疑加大了學生的理解難度。這時，教師可以在Proteus界面上形象地演示編碼器74HC148的邏輯功能，改變各個輸入端和控制端的輸入，即可用發光二極管形象的表現出74HC148輸出端的狀態，結合仿真現象形象講解，使得原來難以理解的芯片功能表也變得容易，會起到事半功倍之效，為后面的學習打下夯實的基礎。實踐表明，通過在課堂上現場穿插PROTEUS仿真教學，學生很輕松學習地譯碼器、數據選擇器、數據比較器等常用組合邏輯電路，各種觸發器、常用時序邏輯電路和555定時器的運用，以及AD,DA轉換器，對《數字電路基礎》的畏難情緒一掃而光。
3實驗教學改革
在我校人才培養方案中該課程實驗教學10學時，因受到實驗場所、時間、設備和管理等多方面因素的限制，幾乎不可能提供學生太多的實踐機會。而且，傳統的《數字電子技術基礎》實驗往往以驗證性實驗為主，實驗課上學生機械第按照實驗指導書連線，觀察實驗結果，完全沒有獨立思考和動手設計的機會，學生的實踐能力和創新能力被嚴重制約。自從在教學中引進PROTEUS仿真后，實驗教學也進行了大刀闊斧的改革。首先，在講解相關理論內容時，提前給大家布置實驗內容，要求學生利用課余時間先進行PROTEUS仿真，并把仿真文件傳給教師，進行檢查指導，然后實驗課上再完成硬件連接。再次，加大設計實驗力度。為了提高學生的創新能力，實驗內容不再以驗證性試驗為主，加大設計實驗內容，重點放在各種芯片的應用設計上。增加用數據選擇器設計測試輸血和受血血型匹配的電路實驗，74LS138譯碼器和與非門設計控制發電機工作的邏輯電路、電子秒表實驗等設計型實驗。例如，實驗時學生利用74LS153芯片設計的血型匹配電路。A、B代表輸血者，C、D代表受血者（她們的取值00代表O型血，01代表A型血，10代表B型血，11代表AB型血），根據四個變量的取值，在輸出端用發光二極管表示是否匹配，二極管亮表示血型匹配，二極管熄滅表示血型不匹配。最后，加大實驗考核力度。為了促進學生動手做實驗的熱情，試驗成績在課程考核成績中所占比重加大，由過去的15%，加大30%。另外，不再完全根據實驗報告和考勤給實驗成績，而是組織專門考試。學生現場抽取預先準備好的題目，當場做實驗，根據實驗結果和學生講解，教師現場給成績。
4課程設計改革
課程設計是教學中非常重要的實踐環節，是學生獲取實際工程經驗和能力，走向就業的重要途徑。但是，對于沒有實踐經驗的學生來說，設計電路的合理、正確與否沒有判斷經驗，容易造成器件和儀器的損壞，有時辛苦焊接好后，預期的設計結果也出不來，往往需要重新設計，造成大量的人力和資金浪費。但采用Proteus軟件后，每個學生相當于擁有了一個完整的虛擬實驗室，學生可在ProteusISIS窗口大膽進行電路設計、測量、調試，修改，且在安裝實物作品前就可看到結果。仿真成功后，只要安裝正確無誤、焊接可靠、布線合理，實際作品都會得到與Proteus仿真設計一致的結果。自從在課程設計環節引入Proteus仿真環節，學生設計的電子秒表、數字頻率計、拔河游戲機等作品成功率大大提高，節省了硬件投入，使學生獨立操作能力和創造力都得到了極致發揮。
5結束語
把Proteus仿真應用到《數字電子技術基礎》教學中，克服了傳統教學的不足，使得枯燥無味的理論知識變得生動起來，為數電教學質量的提高和創新性人才的培養提供了一種新的思路和方法。并且，該仿真軟件也可應用到后續課程的單片機教學中來，為后續課程的學習打下良好基礎。
作者：孫少杰 裴玖玲 周丹 單位：塔里木大學機械電氣化工程學院
關鍵詞：計算機類；數字邏輯電路；教學改革
中圖分類號：G640 文獻標識碼：A 文章編號：1002-4107（2016）11-0073-02
當前，國家建設和區域社會發展需要高校培養大批不同類型、不同層次和不同規格的高素質應用型人才[1]，這就要求多數地方本科高校必須從學術型或理論型向應用型人才培養轉變。這是教育在經濟社會發展中轉方式、調結構的必然選擇[2]，也對高校教學方式的變革提出了新的要求與挑戰。大批以培養應用型人才為目標的本科高校如何轉變教育理念，探索新的教育模式成為當前不少專業各類課程改革的目標和導向。
“數字邏輯電路”是計算機類專業的一門專業基礎課，課程理論與實踐結合緊密，在傳統教學模式中，由于受各種因素制約，顯現出了較多問題，通過對這些問題的梳理和分析，筆者嘗試從理論教學和實踐教學兩方面入手，對教學內容和方法進行改革與探索，以期更好地配合與促進計算機類專業應用型人才的培養。
一、“數字邏輯電路”教學現狀
（一）內容冗余陳舊，教學方法單一
目前在不少以培養應用型人才為目標的高校中，計算機類專業“數字邏輯電路”課程的教學內容依然與重點本科高校相同，內容多，時代感不強，與當下電子技術的發展現狀及應用有一定的差距，更與計算機類專業的專業主干課程嚴重脫節。在實際教學過程中，這些問題使具備了一定的編程思想，思維比較活躍的計算機類專業學生產生了強烈的距離感，感覺課程內容不實用，也認識不到課程的重要性，學習興趣和積極性不高。
在教學方法上，目前絕大部分任課教師仍然以“灌輸式”為主，盡管引入了多媒體進行輔助教學，但實際上即便課件做得再精美，學生仍覺得內容抽象、枯燥乏味[3]，課堂教學效果自然大打折扣。
（二）實踐內容不豐富，考核機制不合理
目前的課內實驗，項目多為原理性或驗證性，缺乏對學生實踐應用和創新能力的培養。在具體實施過程中，由于實驗題目少，重復率高，學生相互依賴性較強，實驗結果雷同甚至互相抄襲現象較嚴重，無法調動學生的學習積極性；教師在實驗成績記載和考核方面主要依靠學生的實驗報告，很難做到真正的公平公正。
課程設計環節目前主要采用兩種方式：一是在實驗箱上用中小規模芯片搭建具有特定功能的電路；二是組裝焊接主要應用中小規模芯片的產品。雖然它們可以加深學生對中小規模芯片應用的理解，一定程度上也鍛煉了學生的電路糾錯能力，但面對日新月異的電子信息技術，如現場可編程門陣列FPGA、復雜可編程邏輯器件CPLD等的日趨成熟和廣泛應用，原有設計方式與實際工程應用脫節較為嚴重的缺點顯現無疑，其制約了思維相對活躍的計算機類專業學生的個性發展，不利于調動他們對新技術探索的積極性。
二、“數字邏輯電路”教學改革的新探索
（一）加強理論教學改革
1.加深課程認知。相比其他專業課程，計算機類專業學生普遍認為“數字邏輯電路”與自己的專業相距甚遠，重視度不夠。因此加深學生對課程的認知，是調動其學習積極性的一個重要因素。從第一節理論課就指出該課程是學習“計算機組成原理”、“微機原理與接口技術”、“嵌入式系統”等后續相關專業課程的基礎，使學生認識到課程的重要性。課堂中通過一些生動現實的例子，譬如簡單解釋公交車IC卡、各種電器中的計時、定時系統等的電路原理激發學生的學習興趣，調動學習的積極性，使學生了解到電子電路的相關技術已經影響人們生產、生活的方方面面，并且發揮著越來越重要的作用，因此學習相關理論和知識是十分必要的。
2.優化教學內容。針對計算機類專業的特點而言，教學重點應放在應用器件與設計系統方面，因此在保證課程理論體系完整和內容連貫的前提下，對理論部分進行合理取舍，強調基本器件的工作原理，重點講解器件的實際應用。在具體教學過程中，首先根據計算機類專業學生后續課程中數模互換應用較多的實際情況，將數模互換章節作為重點內容展開講解；其次配合電子技術的迅速發展，數字邏輯器件出現可編程、高密度、高速度等特點，增添介紹目前流行的CPLD、FPGA等內容，并適當介紹硬件描述語言基礎；最后對因前導課程缺乏而導致學生晦澀難懂的“門電路”部分，可以將其放到課程最后進行簡單介紹，讓學生了解即可。
（二）強化實踐教學
1.重構實驗教學環節，創新考核機制。將實驗項目分為基礎驗證性和綜合設計性兩類。基礎驗證性實驗的主要目的是讓學生掌握芯片的基本功能及應用，主要采用相對“封閉式”的教學方式，即在規定時間內、規定實驗環境中完成。實驗項目一般是將實際芯片單片或者幾個集成芯片進行簡單連線即可得到實驗結果，對學生應用創新能力的要求較低。而對于綜合設計性實驗，教師則設計較多的題目，如：交通燈控制電路設計、廣告流水燈設計、八路鎖存搶答器設計等。實驗中將學生2―3人分為一組，采用一組一題的方法。此類實驗主要采用“開放式”教學方式[4]，不限定學生采用何種方法和芯片，只要學生在教師要求的截止時間前完成并通過考核即可。
“數字邏輯電路”實驗成績原本僅占課程總成績的20%，為增加學生重視程度，現改為一門獨立考核的考查課程。該考查課程成績由三部分構成：平時實驗成績、基礎驗證性實驗成績和綜合設計性實驗成績。其中平時成績占總成績的30%，以實驗報告、出勤和平時實驗檢查情況為評分依據；基礎驗證性實驗成績占總成績的50%，考核方式為期末統一考核，每人一組，實驗項目隨機抽?。痪C合設計性實驗成績占總成績的20%，以實驗結果展示和回答教師提問等為評分依據。表1給出了基礎驗證性實驗考核的評分標準。
2.以學生為主體課程設計。在課程設計環節，以學生為本，充分發揮學生的主體作用，教師只在關鍵節點介入發揮指導作用，使學生在鞏固基礎知識的同時拓展知識結構。課程設計的選題由學生查找資料并與教師進行充分討論后確定，選題以單元電路的應用為鋪墊，強調電子系統的設計思路，并要求運用硬件描述語言設計系統。目前我們主要采用了Quartus仿真軟件，以及VHDL硬件描述語言設計并進行仿真編譯及調試，最后下載到FPGA或CPLD芯片中，用實驗箱展示硬件實現效果。由于計算機類專業的學生已經對編程語言有了較深入的了解，并具備了一定的編程思想，因此他們對于硬件描述語言的自學能力較強，接受也較快。在實際教學過程中，學生比較積極、主動，課程設計結束時，多數學生認為“數字邏輯電路”是門很實用的課程，收獲頗豐。
（三）發揮現代教育技術優勢，豐富教學手段
1.充分利用網絡課程資源。利用各類教學平臺，建設網絡課程，充分發揮和利用互聯網特性及網絡資源，展現現代教育技術的優勢。網站為學生的課前預習、課堂實驗、課后總結和課外拓展創造條件。它主要由教學信息、公共資源、練習測試、互動交流、第二課堂以及考核評價等六個模塊組成。前三個模塊主要放置任課教師簡介、教學大綱、教學課件、教學視頻、其他高校微課、MOOC的鏈接以及任務點練習等內容；互動交流模塊支持師生以及生生之間的實時、非實時交流，以拓展課程教學的時間和空間；第二課堂模塊存放以提升興趣和能力為目的的綜合實踐實訓課題，包括課題題目、相關資源推薦、課題攻關小組信息及小組成果展示等內容，模塊突破了傳統課程知識和思維的封閉性，增強了學生的學習興趣；考核評價模塊主要建立學生學習效果的評價體系，如通過統計學生完成學習任務點的情況、網絡測驗成績、解決問題的次數等綜合評價學生的學習態度和效果。
2.運用計算機輔助教學。在理論教學和實驗課預習環節中均采用EDA仿真技術，通過實例仿真的直觀演示，使學生對器件的原理和應用一目了然、印象深刻，更加有效地理解和掌握知識點，大大調動學生應用芯片的興趣和動手操作的欲望。
對于大量即將轉型為培養應用型本科人才的高等學校來說，如何構建配套的教育教學體系是一個系統工程。針對這類高校計算機類專業應用型人才的培養，本文分析了“數字邏輯電路”課程在教學過程中的一些問題，并在理論教學、實踐教學以及新的教學手段和模式上進行了一些新的嘗試和探索。從目前實際教學情況來看，改革后，學生的學習興趣和積極性得到了提高，動手和編程能力也得到了加強，在計算機類專業應用型人才方面進行了有益的嘗試。
參考文獻：
[1]吳中江，黃成亮.應用型人才內涵及應用型本科人才培 養[J].高等工程教育研究，2014，（2）.
[2]劉煥陽，韓延倫.地方本科高校應用型人才培養定位及 其體系建設[J].教育研究，2012，（12）.
