時間：2023-05-30 09:12:19
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇數字電路設計，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
中圖分類號：TN79 文獻標識碼：A 文章編號：1674-098X（2013）01（a）-00-02
隨著科學技術的飛速發展，新的電子產品和器件層出不窮，21世紀顯然已經成為了信息化和數字化的時代。數字地球、數字商場、數字化生存、數字服務等概念早就成為人們生活中屢見不鮮的名詞，當前人們日常交往中的很多方面都與數字聯系得越來越緊密，比如每一個人的QQ號、身份證號、手機號、IP地址等等都在廣泛的數字化。數字已經不再是傳統意義上的1、2、3、5…，它們已經成為了區分標示和進行社會管理的重要載體?，F在和今后，我們的生活都在進一步進行數字符號化，我們需要的資料和存儲的信息都會用這些簡單的數字傳遞復雜的內容，這一系列看似簡單的數字承載了我們學習、工作和生活中的很多方面。這些任務的承擔都必須以數字電路為根本進行數據信息的采集、分析、區分和處理，從而轉化成影響著我們現實社會的數字電路信息符號?，F在，數字電路已經十分廣泛的深入到社會中的各個領域。近年來，科學技術的突飛猛進引發了很多行業深刻的變革和翻天覆地的變化，數字信息行業在很多方面都處在科學技術發展的前端，其中顯而易見的是數字電子科學技術，在科學大發展大繁榮的浪潮中，數字電子科學技術得到狂飆式的發展，當前毫無疑問已經成為了發展最快和影響力最大的學科之一。數字邏輯器件從20世紀60年代以小規模集成電路為主發展到當前的中、大規模集成電路，甚至是超大規模的集成電路。數字邏輯器件的不斷發展和應用更新，勢必會推動著整個數字電路的繼續前進。
1 數字電路的噪訊干擾處理
在數字電路中我們會經常采用布爾代數的數學方法，用來描述事件之間相互的邏輯關系。和一般普通代數層面中的變量不一樣，邏輯變量則是用來描述邏輯關系中的二值變量，即用1和0這兩個值來表示對立的邏輯狀態。數字電路依照0和1的穩定情況來作為運算基礎，所以這其中就會存在噪訊界限。相對于模擬電路而言，數字電路有著非常強大的噪訊。數字電路中，數字信號因為與電流變化中磁數變化的誘導電壓的影響，電流變化就會在某個地方形成了噪訊的產生地，這又與電路長度、回路的面積息息相關。數字信號轉變時會帶來過渡性的電路，進而帶動導體產生噪訊電壓，再加上噪訊電流的流動會容易造成數字電路的誤動作。電路的阻抗越高受到外部噪訊干擾就越容易，對抗噪訊的干擾除了控制噪訊電壓以外，還應該加大結合阻抗，同時減少輸入阻抗。數字IC中如果空端子表現出open的狀態就會使阻抗變高，這進而又會導致數字電路極容易受到噪訊的誤動作干擾。所以，數字IC的空端子需要連接電阻與電源。多層板信號線的阻抗，因為導線系設在背景的表面上，所以也可以減低阻抗的效果。
2 數字技術與模擬技術的融合
因為LSI和IC本身的高速化，為了能夠使機器能夠同時達到正常運行的目標，所以這就難免會使得技術的競爭越來越激烈。盡管系統構成的電路不一定有clock的設計，但是毋庸置疑的是系統是否可靠必須要考量到選用電子組件、電路設計和成本、封裝技術、防止噪訊產生、防止噪訊外漏等綜合因素上。數字或模擬電路的極其小型化、多功能化、高速化會使得小功率信號與大功率信號、低輸出阻抗與高輸出阻抗、小電流與大電流等問題常常會在同一個密封密度的電路板中出現，設計人員置身于這樣的環境就將面對如此高難度和富有設計思維的挑戰。比如，十分穩定的電路和吵雜的電路相依時，一旦沒有把噪訊侵入到十分穩定的電路對策看做成設計的重點，那么事后盡管進行很多次設計也將難免會陷入無解的局面。又如，假設將小型的模擬信號增幅后，利用10bitA/D的數字轉換器轉換成數字信號，但是就因為分割輻寬是4.9 mV，但是要把該電壓的level正確的讀取出來就不會是一件容易的事情，很多事情就會使得超過10bit的A/D轉換器陷入了不能正常順利運行的困境。
3 數字集成電路的選擇
基本門電路是由簡單的分離元件構成，雖然設計起來比較容易簡單，但是運行和反映的速度很多時候相對較慢，負載承受的能力也較差，電氣的性能也有待進一步提高。目前使用得最為廣泛則是數字集成電路。其優點是：體積較分立元件設備小幾百倍；抗干擾能力強；故障率和功耗率都很低，輸出電阻低；輸出特性好；穩定性強。數字集成電路中又以是CMOS和TTL系列電路這兩種為主。CMOS系列器件的工作電壓在3～18 V之間，TTL系列的工作電壓是5 V，所以CMOS電路的工作范圍相對較廣，其噪聲的容限也較大，所需要消耗的功率相對較低。盡管CMOS的電路輸入端進行了保護電路的設置，但是因為限流電阻的尺寸有限和保護二極管，這就會難免使得其承受的脈沖功率和靜電電壓受到限制。CMOS電路在運輸、組裝和調試中因為不可避免的會接觸到靜電和高壓的物件，所以要保護好輸入的靜電。此外，CMOS還會產生電路鎖定效應，為了安全和方便的使用，人們一直在致力于從設計和制造上排除鎖定效應的研究。因為，集成電路的要求都比較高，需要先進行芯片的設計和程序的編制，但是更多的時候在使用現成數字電路中進行了簡單的分析，這是非常不夠的。專用的集成電路是一種新型的邏輯器件，因為其具有靈活性和通用性的特點，所以成為了對數字系統進行設計和研制的首選器件?？偟膩碚f，數字電路在今后的發展中還有廣闊的空間，但是其基礎知識不會發生改變，如何進行進一步的改進，這就迫切需要新型的數字人才去發現并改進當中不大完善的地方，完善和彌補電路中的每一個缺點和不足，使得當中各個部分和環節都能發揮最大的作用。
4 數字電路系統設計
數字電路設計是從原理方案出發，把整個系統按照一定的標準和要求劃分成若干個單元電路，將各個單元電路間的連接方式和時序關系確定下來，在這個前提下進行數字電路系統的實驗，最終完成總體電路。數字系統結構由時基電路、控制電路、子系統、輸出電路、輸入電路五部分構成，當中數字系統的核心是控制系統。數字電路系統的設計有分析系統要求、設計子系統、系統組裝和系統安裝調試等步驟組成。數字電路系統的設計也不是一次兩次就能完成，需要設計人員進行反復的調試和探究，通過自上而下的設計方法和自下而上的設計方法進行數字系統的設計，依托RTL傳輸語言等常用工具完成。數字電路系統設計包含了很多問題，比如，電路的簡化可能會使得電路性能降低，但是電路性能指標提升難免會以犧牲電路簡化為條件。所以，數字電路系統的設計過程有很多因素需要考慮和兼顧。
5 數字電路的抗干擾措施
在利用TTL或CMOS這兩種邏輯門電路作為具體的對象進行設計時，還需要注意到下面幾個問題。
5.1 多余端的處理
數字集成邏輯門電路在正常的使用時是不允許多余端懸空的，不然就極有可能十分容易的把干擾信號引入到數字電路中。所以，在數字電路的設計中，針對多余端的處理，我們則是按照不改變數字電路的正常工作狀態以及確保其性能穩定和可靠為基本原則。
5.2 去耦合濾波器
數字電路一般都是由多數片邏輯門電路組成，他們供電則來自于公共的直流電源。所以，這種電源并不是很理想的，很多時候是依靠整流穩壓的電路進行供電，所以也會存在一定程度的內阻抗。數字電路正在處于運行時，就會產生很大的尖峰電流或者是脈沖電流，這些電流流經到電路的公共內阻抗時，必然相互間會產生一定的影響，情況嚴重時會使得數字電路的邏輯功能發生混亂，甚至是陷入崩潰狀態。所以數字電路在設計中針對這一情況的處理辦法一般都會使用耦合濾波器去應對，常常會使用10～100 μF范圍之內的大電容器和直流電源再聯合去濾除多余的頻率成分。值得注意的是，還需要將每一集成芯片的電源與地之間接一個0.1 μF的電容器，用來濾除掉開關帶來的噪聲干擾。
5.3 接地和安裝防范
科學的接地和安裝工藝是數字電路設計中比較有效的措施。在實際操作中，可以把信號地和電源地分開出來，將信號地集中到一點，再把這兩者用最短的導線相互連接起來，用來避免大電流流向其他器件的輸入端，進而導致系統的邏輯功能失效。如果電路設計中同時有數字和模擬這兩種器件，也需要將它們分開，再選擇一個符合條件的共同點接地，皆宜消除相互之間的影響。當然也可以設計出數字和模擬兩塊電路板，分別給他們配上直流電源，再把兩者合適的連接起來。在電路板的設計和安裝中，也必須要注意盡量將連線縮短，這就能很大程度的減少接線電容帶來的寄生振蕩。
6 結語
數字處理技術和集成電路技術正在飛速的發展，數字電路也得到了越來越廣泛的運用，像當前的數字電視、數字照相機等產品已經走進了廣大人們生活當中，數字化已經成為了當前科學技術和社會發展的不可逆轉的潮流。數字電路設計組成了諸如數字測量系統、數字通訊系統、數字控制系統等等。隨著科學技術的不斷進步，數字電路的設計帶來的成果和發揮的影響力將會越來越受到重視。
參考文獻
[1] 王華奎.電子電路設計[M].北京：電子工業出版社，2004.
【關鍵詞】高速數字電路 設計技術 計算機
在微電子技術飛速發展中，高速電子電路器件不斷被應用，在現階段的電子設計領域中，高速數字電路設計已經被廣泛應用。高速數字電子電路設計是一門處在不斷發展與進步中的學科，目前有很多理論尚處于研究與發展中。在我國，現階段的高速數字電路設計在一定程度上取得了一些成績，但是大部分都是偏于理論方面的，對于實踐操作方面還有一定的欠缺。所以，從高速電路設計的角度來看，了解和掌握高速數字電路設計方法對于實踐工程的指導工作有著非常直接的作用。
1 什么是高速數字電路
高速數字電路的概念：是一種由高速變化信號在電路中所產生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數系統和分布參數系統兩個部分組成。其中，集中參數系統對低速數字電路設計進行了簡化處理，使其始終處于一種較為理想的狀態，所以集中參數系統不適用于高速數字電路技術，而是在低速數字電路設計中得到了廣泛的應用；分布參數系統則比較適合用于高速數字電路設計中。分布參數系統的概念與實際運行情況比較接近，其通常認為信號時間與其所處的位置對信號的特性有著決定性作用，所以元器件間的線路長度會對信號特性產生影響，另外，線路中的信號進行傳輸時需要一定的延遲。
2 影響高速數字電路設計技術的問題
高速數字電路設計成功與否取決于信號的質量，也就是信號完整性的保持，若是無法保持信號完整性，那么就會出現信號失真的現象，影響正確數據、地址以及控制信號的生成，進而導致系統工作出現錯誤，嚴重的甚至會導致系統崩潰。對信號質量產生影響的因素非常多，但是，對信號完整性產生影響的因素主要有以下三點：
系統中處于信號傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號完整性的主要原因；信號線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導致信號間的電磁耦合增大，以至于無法對其進行忽略處理，進而造成信號間的串擾情況越加嚴重；處于芯片內的大量電路輸出同時動作的過程中，因為寄生于電源平面間電感和電阻的影響，就會出現較大的瞬態電流，進而對電源線和地線上的電壓產生影響，使其發生波動和變化。
總而言之，對電路進行合理的設計，減小或是消除上述因素對信號完整性的影響，促進高速數字信號質量的提高，已經成為現階段所有高速數字電路設計所需要解決的主要問題。
3 高速數字電路設計技術的具體研究
3.1 設計高速數字電路信號完整性
針對高速數字電路信號完整性的設計主要包括兩個方面內容：第一個是研究不同信號在電路信號網中所產生的干擾，第二個是研究不同電路信號網傳輸信號的干擾，簡單來說，也就是研究反射和干擾的問題。由于電路中不相匹配的阻抗因素等影響，反射問題在低速數字電路設計中并不存在。數字電路網在理想狀態下的不同阻抗是相等并相互匹配的，位于數字電路傳輸線上的阻抗處于連續的狀態，因此反射現象不會出現在線路的電流和電壓中。進行設計數字電路時，阻抗過大或是過小都會導致電路傳播的波形產生干擾現象，進而對信號完整性造成影響。高速數字電路設計難以使電路與臨界阻抗的狀態相符合，因此保持系統處于過阻抗狀態是一個較為合適的方法。
設計高速數字電路時首先要考慮的就是感性串擾等問題。根據信號基本理論得出，電流在電路中是處于循環流動的狀態，這一方面往往會被數字電路設計工作人員所忽視。信號的回路和路徑構成了電流環路，電感在電路中隨著電流環路的增大而變大，而環路中的電流也會隨著其中的電磁場變化而發生改變。盡可能的對電流環路進行減小處理，對感性串擾起到了降低的作用，在設計高速數字電路中，主要可以通過兩個方法來進行，即對線路距離進行增加和對電流環路面積進行減小的處理，以此來提高高速數字電路信號的完整性。
3.2 設計高速數字電路電源
設計高速數字電路需要應用大量的低電壓元器件，其對電源的穩定性造成了一定的影響，這也是設計數字電路所要考慮的一個主要因素。電源完整性指的是電源在系統運行中的波動情況，也就是電源的波形質量。在高速數字電路設計中能夠對電源穩定性造成影響有：由處于高速開關狀態下線路器件所產生的過大的瞬間電流，以及數字電路中過多的電感所導致的變大的信號回路阻抗。
高速數字電路設計的理想狀態是其電源系統中不存在阻抗，由于整個信號回路不存在阻抗的耗損問題，可以使電源系統中各個點的電位保持恒定。但是，在實際中并不存在這種狀態，電源分配系統往往會產生嚴重的干擾噪聲，進而對整個電路的正常運行造成影響。在進行高速數字電路設計時，要充分考慮到電源的電感和電阻因素，對其進行降低處理?，F階段在電路系統中大多都是采用大面積的銅質材料，這遠遠不能滿足高速電路設計的標準和要求，因此在設計的過程中還要對其它影響因素進行綜合的考慮，其中將去耦電容運用到電路中就是一個非常簡單有效的方法。
4 結語
綜上所述，電子設計正在朝著速度快、密度高的方向發展和進步，在這種狀態下的電子系統，為了能夠對高速數字電路設計問題進行有效合理的解決，對高速數字電路設計方法和手段進行創新和改進是勢在必行的。不斷促進高速數字電路設計方法可行性的提高，為其在現代化技術的發展進程中不斷進步提供了可靠保障。
參考文獻
[1]李琳琳.高速數字電路設計中電源完整性分析[J].火控雷達技術，2010（02）.
[2]馮巨標.高速數字電路電源分配網絡的近場電磁干擾研究[D].哈爾濱工業大學，2012.
[3]付亞如.淺談高速數字電路特性與信號完整性設計[J].黑龍江科技信息，2011（04）.
[4]張婧.高速數字電路信號完整性仿真設計與驗證[D].西安電子科技大學，2013.
關鍵詞：數字信號處理器；三電平；PWM整流器；功率因數校正
引言
三電平（ThreeLevel，TL）整流器是一種可用于高壓大功率的PWM整流器，具有功率因數接近1，且開關電壓應力比兩電平減小一半的優點。文獻[1]及[2]提到一種三電平Boost電路，用于對整流橋進行功率因數校正，但由于二極管整流電路的不可逆性，無法實現功率流的雙向流動。文獻[3]，[4]及[5]提到了幾種三電平PWM整流器，盡管實現了三電平，但開關管上電壓應力減少一半的優點沒有實現。三電平整流器盡管比兩電平整流器開關數量多，控制復雜，但?具有兩電平整流器所不具備的特點：
1）電平數的增加使之具有更小的直流側電壓脈動和更佳的動態性能，在開關頻率很低時，如300～500Hz就能滿足對電流諧波的要求；
2）電平數的增加也使電源側電流比兩電平中的電流更接近正弦，且隨著電平數的增加，正弦性越好，功率因數更高；
3）開關的增加也有利于降低開關管上的電壓壓應力，提高裝置工作的穩定性，適用于對電壓要求較高的場合。
1TL整流器工作原理
TL整流器主電路如圖1所示，由8個開關管V11～V42組成三電平橋式電路。假定u1=u2=ud/2，則每只開關管將承擔直流側電壓的一半。
以左半橋臂為例，1態時，當電流is為正值時，電流從A點流經VD11及VD12到輸出端；當is為負值時，電流從A點流經V11及V12到輸出端，因此，無論is為何值，均有uAG=uCG=＋ud/2，D1防止了電容C1被V11(VD11)短接。同理，在0態時，有uAG=0；在－1態時，有uAG=uDG=－ud/2，D2防止了電容C2被V22(VD22)短接。
右半橋臂原理類似，因此A及B端電壓波形如圖2所示，從而在交流側電壓uAB上產生五個電平：＋ud，＋ud/2，0，－ud/2，－ud。
每個半橋均有三種工作狀態，整個TL橋共有32=9個狀態。分別如下：
狀態0(1,1)開關管V11，V12，V31，V32開通，變換器交流側電壓uAB等于0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態1(1,0)開關管V11，V12，V32，V41開通，交流側輸入電壓uAB等于ud/2，輸入端電感電壓等于us－u1。電容C1電壓被正向(或反向)電流充電(u1<us，或放電us<u1)，C2通過直流側負載放電。
狀態2(1,－1)開關管V11，V12，V41，V42開通，輸入電壓uAB=ud，正向(或反向)電流對電容C1及C2充電(或放電)，由于輸入電感電壓反向，電流is逐漸減小。
狀態3(0,1)開關管V12，V21，V31，V32開通，交流側輸入電壓uAB等于－ud/2，輸入電感上電壓等于us＋u1。電容電壓被正向(或反向)電流充電(或放電)。
狀態4(0,0)開關管V12，V21，V32，V41開通，輸入端電壓為0，電容通過直流側負載放電，線路電流is的大小隨主電路電壓us的變化而增加或減小。
狀態5(0,－1)開關管V12，V21，V41，V42開通，交流側電壓為ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態6(－1,1)開關管V21，V22，V31，V32開通，uAB=－ud，正向(或反向)線電流對兩個電容C1及C2充電(或放電)，由于升壓電感電壓正向，線電流將逐漸增加。
狀態7(－1,0)開關管V21，V22，V32，V41開通，交流側電壓電平為－ud/2，正向(或反向)電流對電容C2充電(或放電)，電容C1通過負載電流放電。
狀態8(－1,－1)開關管V21，V22，V41，V42開通，輸入端電壓為0，升壓電感電壓等于us，兩個電容C1及C2均通過負載電流放電。電流is根據電壓us的變化而增加(或減小)。
2硬件電路設計
從圖2可以看出，在輸入電壓頻率恒定的情況下，要在變換器交流側產生一個三電平電壓波形，輸入電壓一個周期內應定義兩個操作范圍：區域1和區域2，如圖3所示。
在區域1，電壓大于－ud/2，并且小于ud/2，在電壓uAB上產生三個電平：－ud/2，0，ud/2。同理，在區域2，電壓絕對值大于ud/2，并小于直流側電壓ud，在電壓正半周期(或負半周期)上產生兩個電平：ud/2和ud(或－ud/2和－ud)。相應電平的工作區域如表1所列。
表1相應電平的工作區域
工作區域
1
2
1
2
us>0
us<0
us>0
us<0
高電平
ud/2
ud
－ud/2
低電平
－ud/2
ud/2
－ud
為方便控制，這里定義兩個控制變量SA及SB，其中
根據表1可以設計一個開關查詢表，如表2所列，將其存儲在DSP中，當進行實時控制時，便可根據輸入電壓、電流信號，從表中查詢所需采取的開關策略。
表2查詢表
SA
SB
V11
V12
V21
V22
V31
V32
V41
V42
uAB
1
1
1
1
1
1
1
1
1
1
1
ud/2
1
－1
1
1
1
1
ud
1
1
1
1
1
－ud/2
1
1
1
1
－1
1
1
1
1
ud/2
－1
1
1
1
1
1
－ud
－1
1
1
1
1
－ud/2
－1
－1
1
1
1
1
整個控制系統以一片DSP為核心，控制框圖如圖4所示。
鎖相環電路產生一個與電源電壓同相位的單位正弦波形，ud的采樣信號通過低速電壓外環調節器進行調節，電流is的采樣信號通過高速電流內環G1進行調節，電容C1端直流電壓u1與電容C2端直流電壓u2分別通過兩個PI調節器進行調節，補償環G2用于補償兩只電容電壓的不平衡。
檢測的線電流命令is與參考電流is＊比較，產生的電流誤差信號送至電流內環G1，以跟蹤電源電流變化，產生的線電流波形將與主電壓同相位。
3軟件設計
系統采用兩個通用定時器GPT1及GPT2來產生周期性的CPU中斷，其中GPT1用于PWM信號產生、ADC采樣和高頻電流環控制(20kHz)，GPT2用于低頻電壓環的控制(10kHz)，兩者均采用連續升/降計數模式。低速電壓環的采樣時間為100μs，高速電流環采樣時間為50μs。中斷屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期產生中斷，GPT2則僅在下降沿產生中斷。
整個程序分為主程序模塊、初始化模塊、電流控制環計算模塊、電壓控制環計算模塊、PWM信號產生模塊等五大部份。程序流程如圖5所示。
4仿真結果及實驗
仿真參數如下：輸入電壓us交流220V，50Hz，輸出功率1kW，開關管GTO，開關頻率500Hz。整流狀態和逆變狀態下電源電壓us、電源電流is、交流側電壓uAB波形分別如圖6及圖7所示。實驗結果也證實了設計的正確性，在采用GTO管、開關頻率較低（500Hz）時，輸入側電流波形仍然非常接近正弦，裝置得到了接近1的功率因數，同時開關上的電壓應力減少了一半。
利用硬件描述語言VHDL，數字電路系統可從系統行為級、寄存器傳輸級和門級三個不同層次進行設計，即上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后，利用EDA工具，逐層進行仿真驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接著，再用專用集成電路（ASIC）或現場可編程門陣列（FPGA）自動布局布線工具，把網表轉換為要實現的具體電路布線結構。目前，這種高層次設計的方法已被廣泛采用。據統計，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進行設計。VHDL的應用已成為當今以及未來EDA解決方案的核心，而且是復雜數字系統設計的核心。
一、VHDL的特點
VHDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統行為級、寄存器傳輸級和邏輯門級三個不同層次的設計，支持結構、數據流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強，因此在實際應用中越來越廣泛。VHDL的主要特點有：
1.功能強大。與其他的硬件描述語言相比，VHDL具有更強的描述能力和語言結構，可以用簡潔的源代碼描述復雜的邏輯控制。它具有多層次的設計描述功能，層層細化，最后直接生成電路級描述。
2.系統硬件描述能力強。VHDL具有豐富的數據類型，豐富的仿真語句和庫函數，在任何大系統的設計早期就能查驗設計系統功能的可行性，隨時可對設計進行仿真模擬。
3.設計與工藝無關。用VHDL進行硬件電路設計時，并不需要首先考慮選擇完成設計的器件。VHDL的硬件描述與具體的工藝和硬件結構無關，因此VHDL設計程序的硬件實現目標器件有廣闊的選擇范圍。
4.設計方法靈活，易于修改。VHDL語言標準、規范，大多數EDA工具都支持VHDL。在硬件設計過程中，用VHDL語言編寫的源程序便于管理，VHDL易讀、結構模塊化，方便修改、交流和保存。
5.支持廣泛，移植能力強。VHDL是一個標準語言，在電子設計領域，為眾多的EDA工具支持，因此移植能力好。
二、VHDL的結構和設計方法
1.VHDL的基本結構
VHDL的結構模型包括五個部分：實體、結構體、配置、程序包、庫。前四種可分別編譯，編譯后放入庫中，以備上層模塊調用。
（1）實體定義了器件的輸入輸出端口，設計實體是VHDL的基本單元，可以表示整個系統、一塊電路板、一個芯片或一個門電路。
（2）結構體定義實體的實現，即描述系統內部的結構和行為。
（3）配置用于從庫中選取所需單元來組成系統設計的不同版本，為實體選定某個特定的結構體。
（4）程序包存放各設計模塊都能共享的數據類型、常數和子程序等。
（5）庫用來存放編譯結果，包括實體、結構體、配置、程序包。
2.VHDL的設計方法
VHDL將層次化的設計方法引入到硬件描述中，自上向下的設計是從系統級開始，將整個系統劃分為子模塊，然后對這些子模塊再進行進一步的劃分，直到可以直接用庫中的元件來實現為止。在設計方法上，將傳統的“電路設計硬件搭試調試焊接”模式轉變為“功能設計軟件模擬仿真下載”方式。數字系統的設計采用自頂向下的方法，最頂層電路設計是指系統的整體要求，最下層是指具體邏輯電路的實現。一般的電子系統設計可分為兩個階段，第一階段是系統的邏輯設計和仿真，得出的是門級電路的原理圖或網表；第二階段設計如印刷電路板的布局布線，集成電路的版圖設計等，得出的是最終的物理設計。
三、VHDL的應用實例
筆者以Max＋plusⅡ軟件作為平臺的一個空調機控制器的設計為例，談談VHDL在數字電路設計中的具體應用。
實現一個控制器，常用有限狀態機方法實現。傳統的設計方法主要包括5個過程：確定原始狀態圖，狀態簡化，狀態編碼，觸發器類型的選擇及控制邏輯方程和輸出方程的確定，畫出電路原理圖。采用這種方法設計復雜狀態機將會十分繁雜。
利用VHDL來設計有限狀態機，可以充分發揮硬件描述語言的抽象能力，進行功能描述，而具體的邏輯化簡和電路設計可由計算機自動完成，從而提高了設計的工作效率，并且條理清晰，修改起來也更方便，所以很適合復雜時序電路的設計。應用VHDL設計狀態機的步驟如下：第一，根據系統要求確定狀態數量、狀態轉移的條件和各狀態輸出信號的賦值，并畫出狀態轉移圖；第二，按照狀態轉移圖編寫有限狀態機的VHDL程序；第三，利用EDA工具進行功能仿真驗證；第四，編程下載。
空調機控制器的設計。它的兩個輸入來自溫度傳感器，用于監測室內溫度。如果室內溫度正常，則temp-high和temp-low均為‘0’；如果室內溫度過高，則temp-high為‘1’，temp-low為‘0’；如果室內溫度過低，則temp-high為‘0’，temp-low為‘1’。根據temp-high和temp-low的值來決定當前的工作狀態，并給出相應的制冷和制熱輸出信號。
按照繪制好的狀態轉移圖編寫VHDL程序，編程中采用case語句來描述狀態的改變，它具有直觀、條理清晰及易于修改等特點。也可以采用不同進程來實現狀態的改變，所以編程方法多種。
功能仿真。利用Max＋plusⅡ軟件工具對所編程序進行編譯、仿真。當temp-low為“1”，即溫度過低，則heat為“1”（制熱）；當temp-high為“1”，即溫度過高，則cool為“1”（制冷）。經綜合后的仿真分析表明，該方案是合理可行的。通過仿真后，即可編程下載。
四、使用VHDL應注意的一些問題
由于VHDL語言是描述硬件行為的，相對其它開發軟件的高級語言而言，在編程過程中有一些特殊性，所以經常會出現語法正確但無法綜合的問題。其原因多半因為編程者對硬件內部的工作原理了解不夠，寫出的代碼硬件無法實現。在此總結出一些應注意的問題：
關鍵詞：電子設計自動化技術 數字電子技術試驗 應用
隨著時代與科技的不斷發展，新形勢下各大高校數字電子技術實驗教學也隨之發生改變，數字電子技術屬于一門實用性強的綜合型學科，只有學好數字電子技術才能為接下來電子信息后續課程打好基礎。電子設計自動化設計是計算機結合集成電路下衍生的產物，現今可編程邏輯器應用范圍越來越廣，運用計算機編程技術可對電子設計產品進行更大程度上的優化和控制，可編程邏輯器為電子電路實驗提供了新的設計方法，提高了設計電子產品硬件的便捷性，使原有的系統設計方式、核心技術得到轉變，促進了電子設計自動化的發展，使其具備更加廣闊的前景。
一、EDA技術在數字電子技術實驗教學的優勢
現階段大部分高等院校數字電子技術實驗通過使用多種實驗箱，讓學生自行連接電路，運用儀器對連接的電路做出檢驗，對其驗證結果進行總結和分析。此種集成芯片設計電路連接的過程中存在較多的問題，例如電路復雜、芯片短缺、查找故障難度高、儀器及其附屬設施易破壞、缺乏實驗設備等，致使連接電路難度較高，學生對數字電子技術實驗興趣不高，實驗效果不夠理想。隨著時代的發展，傳統的數字電子技術實驗教學也應作出與時俱進的改變，為了加大學生的學習興趣，提高連接電路的成功率，在以往的數字電子技術實驗中引進電子設計自動化技術，改變原有電路設計方法，使EDA技術下的電路設計變得更加可靠而有效。以往的數字電路設計方法只能設計出完整電路的一部分，在實際連接數字電路時會因為零件不足、性能與電路設計性能不相符等問題，致使需要重復實驗，再次設計完整的數字電路并操作、驗證等，此種方法過于費時，對學生而言學習興趣不高。使EDA技術下的電路設計方法是分階段進行，首先將整體的電路劃分為多個模塊，然后再設計各模塊，此種方法適用性強、干擾性小，從而能夠進一步保證電路連接的準確性、可靠性，EDA技術有利于推動電子產品的發展。
二、EDA技術設計的步驟
EDA技術設計數字電路首先要對系統進行全面的分析，將完整的系統分為多個獨立存在的模塊，然后逐一設計各個模塊，對應不同模塊采用不同的輸入方式，在系統中就可對設計模塊進行仿真模擬，驗證其電路連接的正確性，待驗證合格后，將設計電路圖下載至存儲介質。
綜合是指運用電子設計自動化系統中的綜合器將VHDL軟件設計與硬件聯系在一起，形成可行的硬件電路。綜合器具備源文件整合功能，可保證綜合硬件的可操作性，電子設計自動化具有邏輯綜合功能，并能對設計出的數字電路進行優化，可將邏輯級電路圖轉變為門級電路，自動生成分析文件、網表文件及其附屬報告。
綜合完成之后還需運用相關適配器將網表文件對目標元件作邏輯映射，此種操作方式叫做布線布局，也叫做適配，這個過程涉及到邏輯分割、布局布線、底層器件配置、邏輯優化等內容的實施，當適配通過后系統就會自動生成時序仿真網表文件、時序仿真下載文件，大部分文件格式為JEDEC、Jam，適配對象與相關元件結構細節形成直接的對應關系。
再通過電子設計自動化系統對適配生成結果測試完成后，才能作編程下載處理，這個過程就叫做仿真。在EDA設計中最關鍵的步驟就是仿真，仿真是整個數字電路設計的重要階段，運用電子設計自動化系統進行時序仿真、功能門級仿真，可從兩種級別分別作仿真測試。時序仿真是指對適配通過之后生成的網表文件作仿真處理，模擬各級元件在實際運作的過程中，其元件性能的仿真實驗，考慮到元件、硬件性能的特點，獲得仿真結果精度較高，由系統生成的時序仿真網表文件中對數字電路各元件的延遲做出了具體說明。功能仿真主要是對設計中的邏輯功能進行仿真，分析和觀測仿真結果與原有的數字電路設計功能要求是否相符，功能仿真對任意一項具體元件硬件性能、延遲等均不介紹。
經仿真驗證數字電路成功后，將適配通過的下載文件、配置文件下載至存儲介質，將以設計成功的文件下載至FPGA 、CPLD工具當中，便于對設計硬件進行調整及驗證，再將其輸入系統中作統一測試，驗證設計電路在實際應用中潛在的問題，減少使用電路的差錯性，不斷改進問題電路，優化設計。
三、在數字電子技術實驗中的應用實例
將EDA設計技術應用在數字電子技術實驗教學中，以設計計數譯碼電路為例，通過混合輸入的設計方式，具體說明自動化電子設計在數字電子技術實驗中的應用。首先按照原理圖設計模6計數器，其編碼方式為BCD碼，采用通用型集成芯片將模6計數器的編碼方式轉變為8421BCD碼，使其成為可作十進制處理的計數工具，運用計數工具中的異步清零端，將十進制改變為六進制計數工具，具體設計電路及其仿真波形如下圖1，這種方式是構建數字電路實驗設計的基本設想。
在系統中運用VHDL方法來設計驅動共陰極數碼管七段并將其顯示出來，生成完整的、不可逆的譯碼電路，具體方法如下，采用VHDL語言描述出譯碼器，將d3、d2、d1、d0看作是顯示譯碼器的輸入口，其中X為顯示譯碼器的輸出口，假設輸出口X是矢量形式，可有七個不同的數量關系值，這七個數量關系值即表示為七個不同的輸出設備數碼管的段碼。當d3、d2、d1、d0分別對應不同的8421BCD碼，譯碼器就會自動生成與連接外端的輸出數碼及其不同的對應段碼，最終統一由驅動數碼管將其反映出來，按照原理圖輸入方法設計的六進制計數工具、VHDL語言輸入方法共同設計的七段顯示譯碼器成功之后，就可利用數字電路生成系統，生成頂層功能模塊，運用相應的原理圖文件、VHDL語言文件對其作出調整和使用，計數譯碼電路層次原理圖見下圖2。
結束語
綜上所述，自動化電子設計有利于提高數字電子技術的實驗效果，此種方法設計電路靈活性較高、干擾性小，不存在硬件、儀器等相關設施的影響。將整體的電路設計劃分為多個模塊并進行設計，此種方式適用性較強，即使在面對復雜的數字電路設計的情況下，也能將其變得簡單。
參考文獻：
[1]王彩鳳，胡波，李衛兵.EDA技術在數字電子技術實驗中的應用[J].實驗科學與技術，2011（1）
一、教學整合的意義
根據高等職業教育培養目標的要求，結合教育部大力推行的高職高專教學改革，高職院校電類專業對部分課程進行了教學改革。《數字電路與EDA技術》這門課程就是將數字電路和EDA技術的教學進行整合。
數字電路課程是電類專業的專業基礎課，通過對本門課程的學習，使學生掌握典型的數字電路的組成、工作原理和工作特性，能夠設計一些邏輯功能電路，并為專業主干課程的學習打下基礎。對于數字電路的設計，傳統的設計方法是以邏輯門和觸發器等通用器件為載體，以真值表和邏輯方程為表達方式，依靠手工調試。隨著數字電子技術的迅速發展，特別是專用電子集成電路的迅速發展，基于EDA技術的設計方法成為數字系統設計的主流。EDA技術就是以計算機為工具，在EDA軟件開發平臺上，使用硬件描述語言完成設計文件，然后由計算機自動完成邏輯編譯、化簡、分割、綜合、仿真等，最終對特定目標芯片進行適配編譯、邏輯映射和編程下載。
EDA技術的設計方法正在成為現代數字系統設計的主流，作為即將成為工程技術人員的職業技術學院的電類專業的學生只懂電子技術的基本理論和方法，而不懂如何設計電路，會限制就業的崗位。實際上數字電路和EDA技術是不能分家的，因為前者是理論基礎，后者是工具，將兩者整合既能學好理論又能提高實踐技能。如果作為兩個課程分別學習則不適應高職高專的學制長度。因此，將數字電路與EDA技術有機地融為一體是高職教育的要求和未來發展的需求。
二、教學方法探討
在整合后的課程中我們把EDA技術貫穿于數字電路課程教學全過程。例如，在講授門電路時，就開始用EDA軟件仿真演示，熟悉用原理圖輸入一個簡單門電路的過程，通過編譯、功能仿真檢驗門電路的功能，可以加深學生對門電路知識的理解；在講授組合邏輯電路時，引入硬件描述語言的設計方法，并介紹基于EDA技術的數字電路設計方法；在講授時序邏輯電路時，可以引入一些簡單的綜合性的電路設計，為學生創造一個寬闊的設計空間。在開始講解基于EDA技術的數字電路設計方法時，可以通過引入簡單的數字電路的設計流程，使學生從宏觀上對EDA設計方法有一個整體的了解，讓學生在潛意識里建立這部分內容的知識框架。下面簡單介紹組合邏輯電路中的二選一數據選擇器的EDA設計流程：
（1）編寫硬件描述語言（以VHDL語言為例）。在EDA編程軟件中輸入設計源文件，如圖1所示。
（2）邏輯編譯。邏輯編譯過程包括檢查設計源文件是否有誤，進而提取網表、進行邏輯綜合和器件的適配，最后形成編程文件。
（3）功能仿真。通過模擬仿真測試電路的邏輯功能是否達到設計要求，仿真波形如圖2所示。
（4）鎖定引腳。將程序中各端口名稱與硬件電路中的各引腳對應。
（5）編程下載。功能仿真成功后，就可以將設計好的項目下載到邏輯器件中，實現既定的功能。
在課程教學中，我們采用項目教學的方法，制定一系列由易到難的項目，例如，基本門電路的設計、數據選擇器的設計、全加器的設計、數字頻率計的設計、交通信號燈控制器的設計、數字鐘的設計等。通過各個項目展開知識點的講解，包括數字電路的基礎知識、EDA技術的入門、數字電路的分析方法、原理圖的設計方法、硬件描述語言的描述方法及軟件仿真和硬件下載等。在教學中盡可能地將課堂搬到實驗室，讓學生邊學邊練，將理論教學與實驗教學融為一體。教學可以一部分安排在數字電路實驗室，一部分安排在EDA實驗室，比如對于一些簡單的數字電路可以安排用數字電路實驗箱進行一般的實驗驗證，使學生知道如何搭建一個簡單的電路，如何驗證一個電路的功能，從而對數字電路產生一個感性的認識。在EDA實驗室，學生可以學習用EDA技術設計數字電路，包括原理圖或硬件描述語言的輸入、編譯、功能仿真、引腳分配、下載等。
關鍵詞：數字電路；實踐教學；改革
0 引言
數字電路的課程理論通常以基本邏輯電路、組合電路、時序電路、存儲電路、時基電路、A/D和D/A轉換電路為主線有序展開，其相應的課程實驗也由易到難，分模塊進行。在傳統的數字電路實踐課程中，主要實驗項目包括集成邏輯電路的連接和驅動、組合邏輯電路的設計與測試、計數器及其應用、555時基電路及其應用、D/A、A/D轉換器的應用等。依據上述5個基礎項目，計算機與信息工程學院分別針對CMOS集成電路的驅動、TTL集成電路的驅動、數碼管的顯示、二三人表決器、兩位數值比較器、八進制計數器、十進制加減計數器、單穩態觸發器、多諧振蕩器、施密特觸發器、A/D轉換電路、D/A轉換電路開展實驗，形式均屬于驗證型，因此實踐課程難度不大，收獲也不顯著。
為了改善學生課程實踐的效果，提高其實踐動手能力，計算機與信息丁程學院調整了數字電路實踐課程模式，加入課程設計的環節，針對電子及相關專業的130名本科生了12個課程設計選題。題目公布后，學生選題大致情況如圖1所示。
由圖1不難看出，學生對邏輯性強、上手較快的設計題目興趣較高，而綜合型設計題目幾乎無人問津。據進一步統計，學生選題后的完成情況同樣不容樂觀，130名選課學生及作品中，94名學生能夠完成仿真電路設計；48個作品進行了實驗儀上的系統調試，其中僅有14個作品完成實物制作且實現了基本功能。在12項課程設計選題中，完成質量較高的項目分別為病床呼叫器、16位廣告燈、智能搶答器、24秒倒計時器；完成質量一般的包括交通燈、簡易鍵盤、數字密碼鎖、簡易電子琴、波形發生器；只能完成部分功能的項目是簡易的出租車計費器、數字頻率計和數字電壓表。
隨著課程改革的深入和課程設計的嘗試，在突破了傳統教學的單一模式之后，計算機與信息工程學院數字電路的課程實踐仍遭遇了知難而退的尷尬局面。針對現狀，筆者進一步探討數字電路實驗課改后幾個能夠明確改進的方向。
1 加強實驗項目的題庫建設
就實驗項目而言，數字電路的實踐課程嘗試了9個基礎實驗和12項課程設計，但與實驗項目多層次的特點相比，項目題庫還是略顯單薄。例如，在基礎實驗中，學生已經掌握了常用功能芯片（如數值比較器74LS85、計數器74LS192、NE555）的應用，甚至包括數碼管的譯碼原理，但是當選中課程設計的題目（如模擬出租車計價器）時，學生仍然會力不從心，這就意味著從基本實驗項目邁向課程設計，中間缺少橋梁。
數字電路的實驗雖然分模塊進行，但彼此關聯，容易形成不同層次的項目。此外，數字電路情境項目的素材豐富，與實際問題聯系緊密，如針對多諧振蕩器、計數器、A/D轉換實驗，設計一個三角波發生電路用以結合三者，就能夠自然地建立起模塊之間的關聯，強化學生的實驗技能，而在此基礎上完成波形發生器的課程設計，就使得課程設計變得直觀、有趣和理所當然；又如在完成基本邏輯電路、555時基電路和計數器及數碼管的顯示等實驗后，布置一個技巧性強的課程設計――數字頻率計對學生來說跨度較大，那么在此前先引入一個1s脈沖計數器的設計，就能夠引導學生理順頻率測量的思路了。因此，在實踐環節中不斷加入多層次的橋梁實驗并按實驗進度題目，將有助于學生很好地建立課程設計與基礎實驗之間的關聯。
2 細化實驗的目標和要求
數字電路課程的實踐和其他課程一樣由易到難，需要分層次進行。實驗指導過程中除了需要區別實驗的難易程度，還需要細化實驗的目標和要求。
作為基礎課程，數字電路的課程設計通常安排在試驗儀上搭建硬件和驗證功能，有意識地降低了設計的難度。目前可供學生使用的實驗資源包括各類芯片、數字電路試驗儀、仿真軟件、示波器、萬用表、信號源、電路板的焊接工具等，而且試驗儀的集成化程度有逐年升高的趨勢。若在此基礎上完成課程設計，雖然提高了設計的成功率，但是犧牲了培養學生動手能力的機會。
實物作品可以系統地鍛煉學生的電路設計能力，擺脫其眼高手低的現實局面。據統計，計算機與信息工程學院數字電路的課程設計期間，只有29%的學生能夠將在試驗儀上成功運行的電路搬到萬用板上實現，可見其實物制作的水平有待大幅度地提高，但每個電路實驗均要求實物制作并不現實，也不必要，所以對于基礎實驗可以安排學生在試驗儀上完成，橋梁輔助實驗可以通過仿真驗證，課程設計則要求完成實物制作，這樣便可以兼顧學習效率和實踐目的。
3 加強仿真軟件的應用
數字電路理想的設計通常是簡潔的硬件和完整的功能。硬件的簡單設計不僅能夠簡化制作的難度，更是系統穩定性和設計成本的要求，所以當學生用15塊功能芯片設計一個10位數字密碼鎖時，應該提醒他嘗試采用仿真軟件重新部署原理圖，簡化實驗電路。
目前基于數字電路的仿真軟件包括Proteus軟件、Multisim軟件、ADS軟件等，這類軟件使用時易上手，仿真元件庫中資源豐富。無論是基礎實驗、橋梁實驗還是課程設計項目，首先應該借助此類平臺搭建仿真電路，部署自己的元器件，驗證設計原理。很多擁有電子設計經歷的學生喜歡跳過仿真步驟，憑借經驗直接焊接電路，其成功率往往較低又容易挫敗設計的積極性。事實上，無論是從測試模塊能否正常工作、驗證系統是否正常運行方面，還是從電路能否繼續簡化或系統功能是否可以擴展方面考慮，仿真實驗都比硬件平臺實驗更高效、更經濟。
4
設計項目任務書
在課程設計的驗收過程中，還暴露出電路設計的另一些問題，如簡易鍵盤不能保存鍵值，24s倒計時器總是循環啟動，交通燈中黃燈不閃爍；出租車計價器計時但不能計費，波形發生器采用高度集成函數發生器設計等，此類問題均應該采用設計任務書的形式來解決。
數字電路的課程設計任務書必須根據學生的知識水平和課程的理論進度編寫。任務書中首先需要提出完整的設計功能，以便學生進行項目的需求分析；其次添加與設計相關的知識點，既能提示學生設計的思路，也能防止其對高度集成芯片和網絡資源的過度依賴；最后應該明確設計制作要求，避免模棱兩可的設計結果。以簡易病床呼叫器為例，筆者列出參考設計任務書，見表1。
通過后續課程設計的開展，設計任務書的形式和內容還將不斷更新，以適應學生的設計層次和知識水平。此外，任務書的過程也肩負著平衡課程設計難度的技術性要求，通過加、減系統功能，統一設計難度，降低選題的一邊倒趨勢。
5 積累芯片資料，建設模塊資源庫
為了逐步提高電路設計的成功率，有序提升設計的難度，在基礎實驗階段，需要引導學生準備好一些常用的模塊，儲備自己的電路設計資源庫，如常見的數碼管顯示電路、普通編/譯碼電路、555脈沖發生電路、加減計數器電路、A/D和D/A轉換電路等。不僅如此，設計中還要注意不同芯片的選取和功能的區別，如在設計三角波發生器時，可參考的計數芯片不必是普通的74LS161芯片，而應該是具有加減計數功能的74LS191芯片，這樣能夠在不偏離考察目標的前提下大大簡化硬件的設計。同樣，由555構成的脈沖發生電路能夠應用于交通燈、24s倒計時器等多種時序電路中，此模塊只需設計一次就能滿足通用的要求。
6 結語
目前，計算機與信息工程學院進行的數字電路課程設計只進行了一輪，能夠推進和優化的課改措施已經有了初步的方案，這就意味著在數字電路課程改革的推進過程中，一定會有新的問題和新的解決方案不斷涌現出來，唯有如此才能有效地推動學生實踐能力的增長，實現課程改革的最終目標。
參考文獻：
[1]閻石.數字電子技術基礎[M].4版.北京：高等教育出版社，2001：1-6.
[2]林濤，楚巖，田莉娟，等.數字電子技術基礎[M].北京：清華大學出版社，2009：2-4.
[3]張星衛.數字電路課程教學改革的探索[J].山西農業大學學報，2006（增刊1）：96-97.
[4]邱紅.改革數字電路實驗教學更好地培養學生的創新能力[J].高校實驗室工作研究，2006（1）：14-17.
關鍵詞: 數字電路實驗 弊端 教學模式
1.引言
數字電路是一門專業基礎課,很多專業都將其列為必修課,例如自動化、通信工程、電氣自動化、電子信息工程、計算機科學與技術等專業。數字電路實驗作為該課程的一部分,起著對理論的補充作用。學生通過實驗操作可以更好地掌握常用儀器的使用方法,同時還可以建立常用芯片的直觀印象。更重要的是,學生可以通過設計性實驗掌握大規模電路的開發思路和設計方法,可以說數字電路實驗在整個數字電路課程的學習過程中有著重要的作用。但是,傳統的教學理念中總是把這門課程的理論教學擺在高高在上的位置,而往往忽視實驗教學。這種理念使許多學生在做完實驗后覺得什么也沒學到,唯一的印象就是在實驗箱上連了許多線。我們結合自身對數字電路實驗的教學經驗總結傳統教學模式的弊端,并提出一些新的教學方法。
2.數字電路實驗傳統的教學模式及其弊端
傳統的數字電路實驗一般是圍繞理論課來開設的,即根據各個重要的理論知識點設置實驗項目,這些項目一般都是驗證性實驗,而且大多只用一個芯片,很少出現芯片之間的組合。這樣的實驗雖然可以使學生比較直觀地體會到某個理論,但是由于缺少各個實驗之間的相互連接與綜合,因此學生很難真正在腦海中建立深刻的印象。學生在做這些實驗時,常常反映當時會覺得豁然開朗,好像一下子就掌握了相關知識點,但是走出實驗室不久,又會有一種實驗毫無作用的感覺。這是因為學生在做這些驗證性實驗時,知識結論已先入為主地占據了頭腦,當實驗數據與理論相符合時,學生就會覺得這個是理所當然的,根本不根據實驗過程去體會結論。而實驗數據與理論不相符時,學生往往不去追求原因,而會簡單地認為是實驗線路、工具甚至芯片的原因,不會去思考問題到底出在哪,在這種情況下學生往往違背實驗結果,僅僅簡單地以理論為本,去修正實驗數據。
傳統的數字電路實驗以驗證性為主,很少有綜合性和設計性實驗,這就使得學生沒有機會鍛煉自己的綜合電路設計的能力,而綜合電路設計能力是電子、通信類學生最重要的能力,也是他們在工作中最用得上的能力。傳統的數字電路實驗不但內容老化,手段單一,而且已經違背了開設這個實驗的初衷,根本無法使學生通過實驗獲得直接知識?；谶@個觀點,我們應該對數字電路實驗的傳統教學方式進行必要的改革和探討,讓學生能夠從實驗中發現、認識事物的客觀規律,并能用理論知識解釋實驗不正確的癥結所在。
3.數字電路實驗新教學模式的改進
針對傳統數字電路實驗存在的問題,以及自己在教學中遇見的問題,我們對數字電路實驗的教學方法改進提出以下幾點觀點。
(1)實驗教學條件的改進。
現今大多數高校的數字電路實驗都是基于數字電路實驗箱開設的,這就制約了一些設計性、綜合性實驗項目的開設。雖然現在的數字電路實驗箱子功能比較強大,但是畢竟空間、體積有限,所以芯片插座、輸入開關量、結果顯示發光二極管等都是屈指可數的,只要實驗規模稍大點,實驗箱就無法滿足。為了給學生提供一個好的實驗平臺,實驗室應該根據實驗箱的實際情況對其進行擴展,將一些常用的芯片插座、可調電阻、信號開關等制作在同一面版上,必要的時候配合實驗箱使用。
另外,教師還應根據實驗室具體情況編制實驗教學實驗書,因為借用別個學校的實驗指導書往往會出現與自己實際情況不適合的情況。
(2)實驗項目的改變。
減少驗證性實驗,增加綜合性、設計性實驗個數。我校數字電路實驗課程必做的項目達9個之多,而且均是驗證性實驗。學生往往做到后面幾個項目就出現抵觸情緒,認為這些實驗毫無用處,僅僅是插線、拔線,有甚者直接填寫答案等待下課。我們結合自身上課過程,認為該實驗必作項目不宜過多,取3―4個典型項目,每個項目以2個課時為佳。這樣不但可以使學生建立自信,而且可以節約課時留給設計性實驗。
(3)實驗習慣的改進。
這里的實驗習慣包括學生的實驗習慣和指導老師的實驗習慣。首先,指導老師應該要求學生做好實驗預習,最好能在上課前提供預習報告。有些學生在上實驗時一頭霧水,由于沒有課前預習,加上理論不牢,在實驗課上手足無措,根本不知道該干什么。所以引導學生養成實驗預習的習慣對實驗是有很大的幫助的。其次,指導老師的良好實驗習慣也是很重要的。如果實驗指導老師和理論課老師不是同一人,那么兩人之間就應該進行溝通,保證實驗遲于理論。另外,實驗指導老師應該在上課前將實驗內容、難點板書在黑板上或提前做好PPT,絕不能在上課的時候出現臨時版書的情況,否則會嚴重打擊學生的積極性,同時指導老師還應親自反復做開設了的實驗項目,總結出所有可能出現的結果和錯誤,并總結出原因,以應對學生的提問。
(4)增加趣味性的綜合性、設計性實驗。
在開設綜合性、設置性實驗時,教師應該結合實際,切不可盲目設置。首先教師要選擇學生有興趣的項目,例如生活中已經開發出的小東西,或者能夠實現小功能的項目。這樣可以讓學生看到題目就有種不做出來不罷休的沖動。其次要注意難度,如果學生有興趣,弄了半天卻找不到突破口,那將會適得其反。項目難度以9―12個課時完成最好。
(5)開放實驗室。
由于綜合性、設計性實驗項目往往需要學生在課外進行構思、設計,這就需要實驗室進行開放性管理,讓學生在有一定的結果時就能夠立即進行連線驗證,找出不足,再根據實驗結果進行方案修正,如此反復。當然,我們在開放實驗室時要做到管理嚴格,學生使用實驗設備必須提前預約,在與實驗室其他實驗課程不相抵觸的情況下才允許使用設備,并要求登記備案。
4.結語
我們進行數字電路實驗教學改革,其目的就是為了培養學生熟練使用各種實驗儀器,增強學生的自主綜合電路設計能力,這種教學改革的效果,需要經過一段時間,甚至在學生走上工作崗位后才能顯示出來。這種教學改革也是一種連續過程,只有在教學實踐中不停地探索,不停地改進,才能使實驗的效果越來越好。
參考文獻:
[1]徐瑩雋.基于開放教學模式的數字邏輯電路實驗教學改革[J].電氣電子教學報,2006,28.
[2]薛延俠.“數字電子技術”課程教學改革的探討[J].西安郵電學院學報,2006,(1):116-118.
[3]高吉祥.電子技術基礎實驗與課程設計〔M〕.北京:電子工業出版社,2002.
關鍵詞：FPGA；按鍵抖動；數字電路
中圖分類號：TN912 文獻標識碼：A 文章編號：1009-2374（2013）21-0031-02
我們在進行數字電路的設計的過程中，經常會碰到信號抖動相關的問題。抖動信號大致分為兩類：一類是時間極短的干擾信號（比如毛刺）；另一類是時間較長的干擾信號（如本文所研究的按鍵抖動問題）。對于第一類干擾信號——毛刺，它的時間極短，通常只有幾納秒，不能滿足觸發器的建立時間與保持時間，因此我們可以用一個D觸發器去讀帶毛刺的信號，由于D觸發器具有對毛刺不敏感的特點，可以去除信號中的毛刺，達到消除抖動的效果（消除毛刺的方法很多，在這里不做討論，本文重點說明按鍵抖動的消除及其代碼設計）。
在數字電路設計中，按鍵通常為一個個具有彈性的機械觸點開關，其開啟或者閉合的瞬間都會產生按鍵抖動，實際波形如圖1所示：
由圖1可知，在按鍵閉合和斷開的瞬間，我們往往只需要一組穩定的上升邊沿和下降邊沿，但實際上卻產生了若干個邊沿。所以，在實際電路中，我們僅僅按動按鍵，簡單地讀取信號的邊沿，卻不濾除抖動，會導致一次按鍵操作被誤讀多次，從而引起電路的誤動作。為了達到一次按鍵操作得到一次正確的響應的目的（在按鍵閉合或者斷開），信號穩定的狀態下讀取此時按鍵的狀態，就必須在電路中采取消除抖動的措施。在純數字電路設計中，下面介紹幾種消除按鍵抖動的常用實現方法。
1 設計硬件消抖電路（硬件方法）
設計一個具有延時作用的濾波電路或者經常用到的單穩態電路等硬件電路，來消除按鍵的抖動（避免抖動時間）。圖2所示的電路，即為典型的濾波延時消抖電路，S為按鍵， Di為CPU數據線。當按鍵S未閉合時，與非門的輸入電壓Vi（即電容的端電壓）為0，從而輸出電壓Vo為1。我們按下按鍵S，電容C的端電壓不會發生突變，充電延遲時間取決于R1、R2和C值的大小，當電容端電壓在充電時間內未達到與非門的開啟電壓，將不會改變門的輸出電壓；當電容端電壓大于門的開啟電壓時，與非門的輸出Vo發生改變，即輸出為0（我們在數字電路的設計過程中，為了避開按鍵抖動的影響，需要使充電延時大于或等于100ms）。
同理，按鍵S斷開時的情形，由讀者自己來進行分析，此處不再贅述。
圖2中，V1是未消抖的波形，V2是消抖之后的波形。
2 軟件方法實現消抖
（1）計數器消抖的實現。計數器實現消除抖動，采用的是延時方法，其設計的核心是如何正確設定計數的時鐘脈沖（即如何正確設計計數器的模值和計數時鐘的頻率，因為它們共同決定了延時的時間）。
（2）基于RS觸發器的消抖設計。在實際設計中用時鐘信號對按鍵輸入信號進行采樣。此方法消除抖動的關鍵在于確定合適的采樣時鐘頻率，使得采樣間隔時間適中，處在按鍵抖動時間和按鍵正常穩定閉合時間的范圍之內。
3 按鍵消抖的程序實例分析
程序設計的基本思路是：（1）檢測管腳電平是否拉低；（2）若檢測到低電平，啟動計數器，延時20ms左右的時間；（3）再次檢測管腳是否低電平；（4）若還是低電平，確定按鍵被按下，輸出控制信號。
程序實例：
input clk； //主時鐘信號，50MHz
input rst_n； //復位信號，低有效
input key1； //按鍵1
reg reg0_key；
reg reg1_key；
always @（posedge clk or negedge rst_n） begin
if（！rst_n） begin
reg0_key
reg1_key
end
else begin
reg0_key
reg1_key
end
end
wire key_an；
assign key_an = reg1_key & （ ～reg0_key）；
reg[19：0] cnt_key； //計數寄存器
always @ （posedge clk or negedge rst_n） begin
if （！rst_n） cnt_key
else if（key_an） cnt_key
else cnt_key
end
reg reg_low；
reg reg1_low；
always @（posedge clk or negedge rst_n） begin
if （！rst_n） begin
reg_low
end
else if（cnt_key == 20'hfffff） begin
reg_low
end
分析：reg0_key，reg1_key最先的初始值都是1'b1。當第一個時鐘的上升沿（posedge clk）來臨，非阻塞賦值開始，先是計算
4 結語
本文介紹了基于FPGA的幾種簡單的按鍵抖動的消除方法以及對典型代碼實例進行了簡要的分析。帶有按鍵抖動的輸入信號，如何消除其抖動，得到只占有一個時鐘周期的輸出信號，對于正確發揮數字電路的功能，具有重大的現實意義，這也是值得我們研究的問題。在現有方法的基礎上，優化設計，獲得更高性能和更高效率的設計方案，仍然是值得我們積極的探索的研究課題之一。
參考文獻
[1] 許德成.基于FPGA的按鍵消抖動設計[D].吉林師范大學，2009.
關鍵詞： 組合邏輯電路；火災報警；電路設計；仿真
中圖分類號：TP391 文獻標識碼：A 文章編號：1006-4311（2013）16-0063-02
0 引言
組合邏輯電路的基本構成單元是門電路，與時序邏輯電路不同，組合邏輯電路無記憶功能，輸出信號僅取決于當時的輸入信號[1]。組合邏輯電路的設計是根據給定的實際問題，用邏輯函數進行表達，用數字電路來實現邏輯其功能。常用的中規模組合邏輯電路有編碼器、譯碼器、數據選擇器、加法器等。
在設計硬件電路之前，常用一些虛擬軟件進行仿真設計，Multisim軟件是一款應用較廣，功能強大的電子電路設計開發與仿真軟件[2-5]。
文中，以集成與非門74LS00、譯碼器74LS138和數據選擇器74LS151為主要元件設計了產生火災報警控制信號的三種電路，設計平臺為基于windows系統的Multisim 12.0軟件，并進行了仿真測試。
1 電路設計與仿真
組合邏輯電路的設計步驟一般為：①根據設計要求，定義輸入、輸出的邏輯狀態；②填寫真值表；③由真值表，寫出邏輯函數的最小項表達式并進行化簡；④采用相應的元器件進行電路布線。
文中，火災報警系統的輸入為煙感、溫感和紫外光感三種火災探測器，當其中兩種或兩種以上探測器檢測到火災信號時，則系統發出火災報警信號。設煙感信號為A、溫感信號為B、紫外光感信號為C，報警信號為Y，當有信號時為1，無信號時為0，列出真值表，如表1所示。
1.1 基于與非門的電路設計 集成與非門74LS00有14個管腳，可以實現4個二端輸入與非邏輯功能，74LS10可以實現3個三端輸入與非邏輯功能。由公式（2）可見，此報警控制電路需要4個與非門，即三個二端輸入與非門，一個三端輸入與非門，電路連接如圖1所示，其中三個探測信號輸入端接入74LS00的三個二端輸入引腳，三個二端與非門的輸出接入74LS10的一個三端與非門輸入引腳。
圖1中的XLC1為邏輯變換器，是一種虛擬儀器，可以接入報警系統的輸入與輸出端，測試與驗證其邏輯功能，從圖2可見，該電路真值表及邏輯函數表達式與設計要求一致。
1.2 基于譯碼器的設計 譯碼是編碼的反過程，74LS138譯碼器是集成有三個輸入端，八個輸出端的中規模組合邏輯電路，譯碼器的各輸出端引腳信號對應于輸入端二進制信號的組合情況。
依公式（4）可知，只要將譯碼器對應的四個輸出端引腳接入74LS20芯片中的一個四輸入端與非門即可，電路如圖4所示。圖中，譯碼器74LS138的G1、～G2A與～G2B為控制端，當G1接高電平，～G2A與～G2B接低電平時，芯片才能實現譯碼功能。系統接入邏輯變換器，對整個電路的功能進行了測試，測試結果與圖2所示一致。
1.3 基于數據選擇器的設計 數據選擇器可以根據地址輸入端的二進制信號，對輸入端信號進行選擇。8選1數據選擇器74LS151是集成有三個地址輸入端A、B、C，8個數據輸入端D0～D7的中規模組合邏輯電路。74LS151數據選擇器的功能用邏輯函數表示為
這樣只要將數據選擇器的輸入端進行適當的置位便可以實現此報警功能，電路如圖4所示。
圖中，數據選擇器74LS151的～G為控制端，低電平有效，D3、D5、D6、D7接高電平，其余數據數據輸入端接低電平，地址輸入端A、B、C與數據選擇器的輸出Y端接入邏輯變換器，以驗證邏輯電路功能，驗證結果與圖2所示一致。
2 結論
組合邏輯電路廣泛應用于各種數字電路設計中，文中給出了用集成與非門74LS00、74LS10，中規模組合邏輯電路器件74LS138譯碼器、數據選擇器74LS151設計火災報警控制電路的三種方法，并用最新版本的Multisim軟件進行了直觀的仿真驗證。三種電路設計中，運用數據選擇器最為有效。Multisim軟件為組合邏輯電路的設計與仿真提供了強有力的計算機虛擬平臺。
參考文獻：
[1]王毓銀.數字電路邏輯設計[M].北京：高等教育出版社，2002.
[2]張晶，李心廣.基于multisim的電路設計與仿真[J].計算機仿真，2005，22（5）：109-110.
[3]石嘉順.基于multisim環境下的電路設計與仿真[J].計算機仿真，2007，24（12）：306-308.
關鍵詞：數字電路；教學內容；教學手段；考核方式
中圖分類號：G642.41 文獻標志碼：A 文章編號：1674-9324（2017）03-0084-02
數字電路是電子信息類專業的一門重要的專業基礎課，學生通過對該課程的學習，應能正確掌握數字電路的基本理論和設計方法，并具備一定的實踐應用能力。數字電路課程內容較豐富，但學時卻在不斷減少，使得學生在課堂上沒有過多的時間去理解所學知識，難以跟上教師的節奏，導致他們失去了學習的興趣。而且，隨著電子技術的迅猛發展和電子行業對人才的需求，高校數字電路課程傳統的教學內容和模式已遠遠不能滿足社會的需要，因此，有必要在教學內容、教學方法和考核方式等方面做些改革和研究，探索以培養學生創新意識和創新能力為目標的教學新理念、新模式和新手段，以獲得更好的教學效果。
一、課程教學內容的改革
數字電路課程理論體系非常豐富，內容較多，在教學中存在的問題主要有兩方面。問題一是部分教師過分強調理論教學，對集成芯片的內部原理分析過于煩瑣，以至于忽視了芯片的外部應用和數字電路設計中不斷出現的新技術，導致學生疲于芯片電路原理的學習，疲于應付考試，而缺少時效性，不能將所學知識與實際應用相結合，畢業后不能適應企業的發展需求。問題二是部分教師教學體系安排不合理，過分強調開發工具的使用，而忽視基礎理論的教學，這樣使得學生對開發工具的應用操作能力較強，但不具備完整的知識體系，一旦遇到問題不能舉一反三。因此，在實際教學中應體現課程的基礎性、系統性和先進性，能夠與時俱進，在教學內容的安排上，既要重視基礎知識，又要緊跟時代的發展介紹開發工具的應用。在基礎理論教學上，應該以集成電路為主線，對邏輯代數基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路和脈沖電路六大模塊加以介紹，以小規模集成電路為基礎，引入中、大、超大規模集成電路，逐步學習各類集成電路的芯片，教學中要著重強調各類電路的邏輯功能及應用。另外，要將基礎理論與EDA技術相結合，使學生熟練掌握VHDL語言，熟練使用Quartus II軟件，能夠應用EDA技術設計數字電路，以培養學生的創新能力。
二、采用啟發式教學
在傳統的課堂教學中，往往都是課堂上教師講授，課后學生做練習，課堂教學的信息量較大，學生難以接受，因此如何調動學生的學習積極性至關重要。而啟發式教學，就是以教師為主導，在教學中不斷引入實例，增強課堂上與學生的互動性，充分調動學生的主動性和創造性，引導學生能夠舉一反三，培養學生的自學能力和創新能力。
三、采用對比法介紹相關內容
在數字電路中，很多知識模塊是相關的。例如，在介紹時序電路的設計時，可與組合電路的設計做對比。時序電路是在組合電路的基礎上增加了記憶元件-觸發器，因此兩者的設計在步驟上是相近的。首先定義輸入、輸出變量是共同點，不同之處在于時序電路還需要定義不同的邏輯狀態；其次要列寫關于輸出與輸入變量的真值表，而時序電路還要表示出輸出與輸入變量、次態與初態之間的關系，因此對應的表稱為狀態轉換表；然后需要寫出關于輸出與輸入變量的邏輯函數式并化簡，而時序電路要通過卡諾圖化簡寫出狀態方程、輸出方程及驅動方程；最后都要畫出邏輯電路圖，但時序電路還要驗證能否能自啟動。
四、借助于網絡，優化教學手段
目前，數字電路的課堂教學多采用課件，這樣能夠大大減輕教師板書的工作量，增加信息量，但是部分教師過分依賴于課件，不再寫板書，這樣雖然教學速度變快，但是學生難以與教師保持同步，很難做到互動，無法提高教學質量。因此，在課堂教學中應以“翻轉課堂”為核心，以學校的網絡教學平臺為依托，建設數字電路課程教學資源，包括課程介紹、教學大綱、教學課件、試題庫、在線測試[1]、錄制教學微視頻等內容，完善課程教學資源網站，使得學生在課堂教學的基礎上能夠借助于網絡和多媒體技術完成課程基礎知識的學習。在課堂教學中，教師可以針對不同的內容采用不同的教學方式。對知識性較強的章節可采用課件教學，如用卡諾圖化簡邏輯函數；對內容淺顯的章節可以通過老師的指導，及與同學之間的交流，協助其完成知識的內化，如門電路內容；對于一些難點，可采用板書與課件相結合的方式，如異步時序電路的分析與設計、脈沖電路的分析與設計。
五、加強與完善實踐環節
數字電路作為一門電子技術課程，具有很強的實踐性，必須有相應的實踐環節配合，進而加深學生對理論知識的理解，并能具體應用到實際生活中。因此，實踐教學是數字電路教學中必不可少的一個重要環節。在實驗課教學中，實驗電路題目的設置要與課堂理論知識相對應，實驗課進度要配合理論課的教學，讓學生做實驗時能夠有的放矢。首先以驗證性實驗為基礎，讓學生熟悉實驗儀器的操作，加深對數字電路集成芯片的認識，掌握如何解決實際問題；然后側重于綜合設計性實驗，包括用譯碼器及數據選擇器設計任意形式的組合電路，用觸發器設計同步及異步時序電路，用集成計數器芯片設計電子秒表，基于譯碼器和計數器設計八路彩燈控制器，基于A/D和D/A轉換器設計簡易的數據采集系統等。另外，學生可以選做部分實驗，在開學初就發給學生每人一塊面包板和一套實驗用元器件，讓他們可以在課后根據教學進度完成實驗電路的設計、調試等工作。還有部分實驗，學生需要在EDA實驗箱上完成，這樣大大增加了學生的興趣，提高了學生學習的自主性。在課程設計環節，設置每人一題，在期中就安排課設題目。因為實驗課教學往往是針對某一個或幾個知識點，具有局限性，恰巧課程設計環節可以彌補這個不足。課程設計題目的選擇應具有一定的應用背景，與實際生活緊密聯系，例如設計電風扇控制電路、酒店客房控制電路、彩燈控制電路、音量控制電路、全自動洗衣機控制電路等。在課堂教學中不斷啟發學生如何設計相應電路，用仿真軟件Multisim設計、調試電路，最終在面包板上實現電路的功能。在整個課設過程中，學生的興趣在不斷提升，同時也培養了學生在“工程”設計、制作和組織管理等方面的創新能力[2]。
六、改革考核方式，重視能力的培養
目前，數字電路課程的考核方式還局限于傳統的應試教育模式，只是以期末考試成績作為評定學生的依據，導致教師僅為了提高及格率安排教學，而不注重學生創新能力的培養；反過來，學生僅為了考試及格而學，而不注重自身能力的提高。這種考核方式嚴重背離了高等學校教學的目標，因此在實際考核時既要重視知識的考核又要重視能力的培養[3]，其中以期末試卷形式的知識考核著重考查學生對基礎知識和電路原理及應用的掌握程度，期末試卷的成績占總成績的60%―70%，其他部分則是對能力的考核。能力考核包括日常小測驗及綜合能力的測試，例如在實踐環節的教學中，首先在課堂上提出綜合設計性實驗和課程設計的題目，學生在課間可以自由組合，提出電路設計的思路，再由教師引導學生思考各方案的利弊及改進方法，給出綜合能力測試的成績，最后以實際教學證明這種方法能夠大大調動學生的積極性，促使學生踴躍發言，開闊思路，提升能力。
七、與留學生交流，互通有無
數字電路課程的教學對象除了國內學生，還包括來自多個國家的留學生，這些留學生性格迥異，學習能力也不同。在課堂教學中應采用自愿的原則，國內學生及留學生可以到對方課堂上學習、交流。由于學校國內學生和留學生教學進度不一樣，而且國內學生基礎知識要扎實一些，因此教師可以安排部分優秀的國內學生作為助教，到留學生課堂聽課、指導實驗和課程設計。實踐證明這種交互的教學方式非常有效，學生進一步掌握了數字電路課程的基本理論和應用，提高了英語水平，促進了不同國家間學生的文化交流。通過近幾年的教學改革與實踐，不斷完善多種教學手段，改革教學內容和考核方式，使得課堂教學質量得到提高，學生的學習興趣得到提升。在今后的教學中，還要與時俱進，緊隨數字電路發展的潮流，緊跟科技發展的前沿，不斷改革教學方法與手段，培養高素質的應用型創新人才。
參考文獻：
[1]王維，許青林，韓改寧.計算機科學與技術專業數字電路教學改革研究[J].福建電腦，2012，（09）：33-34.
[2]嚴國紅，趙文來，張水英.基于Multisim和FPGA的數字電路實驗教學改革與研究[J].中國校外教育（中旬刊），2013，（z1）：227.
[3]王帥.數字電路設計課程教學改革研究[J].中國科技信息，2010，（19）：270-271.
Teaching Reform and Research of Digital Circuit Course
XU Jin-li，GE Wen
（Institute of Electronic and Information Engineering，Shenyang Aerospace University，
Shenyang，Liaoning 110136，China）
論文關鍵詞：EDA，實驗系統，模塊
1 引言
隨著電子技術的發展及電子系統設計周期縮短的要求，EDA技術得到迅猛發展。
EDA是ElectronicDesign Automation(電子設計自動化)的縮寫。EDA技術，就是以大規?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規?？删幊踢壿嬈骷拈_發軟件及實驗開發系統為設計開發工具，通過使用有關的開發軟件，自動完成電子系統設計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門新技術[1]。
目前，幾乎所有高校的電類專業都開設了EDA課程，為加強教學效果，通常都使用專門的EDA實驗箱來輔助教學，但是實驗箱采用了一體化結構，所有的電路和器件都在一塊電路板上，在功能上難以根據需要進行擴展，不利于學生的創新設計，復雜系統難以實現；實驗箱體積較大，不便攜帶；EDA 實驗箱、單片機實驗箱、DSP實驗箱、ARM實驗箱中很多功能模塊的硬件電路是相同的，但不同實驗箱上相同模塊不能共享，存在資源浪費。由于實驗箱的上述缺點，很多高校都紛紛開始設計開發自己的實驗系統模塊，提高實驗箱的利用率，提高學生的工程創新能力[2][3]。
2 EDA實驗系統開發的特點
EDA實驗系統的開發具有以下特點：
（1）實驗內容由單一性向綜合性發展
早期開發的EDA實驗系統主要是學生用來學習EDA課程、下載程序、進行仿真的工具；使用實驗系統是老師用來培養學生設計數字電路的能力、幫助學生學習和掌握開發語言的手段。因此EDA實驗系統僅在電子類專業的EDA課程中使用，系統所提供的實驗內容僅限于簡單的數字電路設計，包括計數器、編碼譯碼器的設計、數碼管的顯示等。隨著EDA技術的發展，電信、通信等專業紛紛引入EDA實驗系統，在“通信原理”等課程的實驗教學中被廣泛應用于實踐[4]，實驗內容也從單一的基本數字電路的設計發展到集EDA技術實驗、單片機實驗、DSP實驗等為一體的綜合性的實驗平臺[5]。因此，EDA實驗平臺逐漸面向電子信息類相關專業的學生進行課程的學習，課外競技活動，電子類設計比賽，并逐漸用于教師進行科研。
（2）系統結構從一體化向模塊化發展
早起開發的EDA實驗系統在結構上采用一體化的實驗箱設計，所有的電路和器件都在一塊電路板上[6]。這樣，系統的使用雖然可以幫助學生掌握軟件的應用，但也使學生對硬件電路不了解；另外，系統在功能上難以根據需要進行擴展，不利于學生進行創新設計，復雜的系統則難以實現。因此在后來的EDA實驗系統的開發上，大都都采用了模塊化的結構[7][8]，即FPGA、單片機等做在一塊核心板上，其IO口以插針形式引出，以方便和外圍電路的連接；外圍電路則以模塊的形式單獨做在不同的電路板上，比如數碼管顯示模塊、按鍵模塊、LED顯示模塊等；根據不同的實驗摘要的模塊搭建自己設計的電路，從而提高學習興趣，增強實驗教學的效果；此外，模塊化的設計還方便老師對學生設計的重復實現，有利于教學水平的提高雜志鋪。
（3）核心芯片由單一化向豐富化發展
早期開發的EDA實驗系統由于僅用于EDA課程的學習，其核心芯片大都為Altera公司的FPGA等可編程邏輯器件，開發語言環境主要為界面友好、操作簡便的Maxplus Ⅱ和Quartus Ⅱ。隨著EDA技術向不同學科不同專業的滲透，核心芯片逐漸發展為FPGA、單片機和DSP器件的綜合使用，開發語言也逐漸開始使用C語言或匯編語言等。這樣，實驗系統能提供的實驗內容和規模均有所增加，除了基本的數字電路設計實驗模塊以外，還可以增設調制解調模塊、幀同步模塊、信號波形產生模塊等，擴大了實驗系統的使用率，使實驗設備向大型化、先進化發展。
（4）使學生的學習由被動向主動發展
電子技術的發展日新月異，早期的實驗平臺由于其電路設計的封閉性，實驗內容只停留在驗證實驗上，很難加入自己設計的外圍電路。而模塊化數字電路開放實驗平臺由于其接口電路的開放性，有能力的學生可以自行設計外圍電路達到提高的目的，對于成功的設計還可以加到以后的實驗教學中，成為具有自主知識產權的模塊。
另外，由于整合了單片機、DSP等芯片的功能模塊，實驗內容得到很大擴展，學生在實驗過程中可以拓寬知識面，主動去學習了解實驗所需要的知識，學習的主動性得到很大的提高，并且，由于實驗由簡單的驗證實驗向綜合的大型設計過渡，學生在實驗過程中更容易理解數字電路設計中硬件的概念以及工程的概念。
學生在設計實驗時，可能會用到一些實驗系統沒有開發出的模塊，這時，學生需要自己設計該電路模塊的電路圖以及制作PCB板，直至實際制作出該功能模塊。這樣，學生除了掌握編程、還需要去學習怎樣設計并制作電路板、學習該模塊與核心板的接口電路設計等相關知識，因此，在實驗過程中，學生的積極性和主動性得到提高。同時，由于實驗的規模逐漸增加，同學之間需要團結合作才能共同完成一個實驗，因此也鍛煉了同學之間的團結合作精神。
3 結論
一個好的EDA實驗平臺，能培養學生開拓創新精神和團結協作精神、很強的實踐操作能力、工程設計能力、綜合應用能力、科學研究能力以及獨立分析問題和解決問題的能力。我國高校現階段所研制開發的EDA綜合實驗平臺，能有效整合和優化多個電子類實驗課程的功能，為單片機和 EDA技術等課程提供了綜合實驗平臺，為高校培養創新性人才提供良好的實驗條件和氛圍。隨著電子技術的發展以及EDA技術的不斷深入發展，EDA實驗平臺的開發也將會日益完善：大規?？删幊唐骷⒈皇褂?；實驗系統將向體積小、功耗小的便攜式嵌入式系統發展。
參考文獻：
[1]廖超平,等著.EDA技術與VHDL實用教程[M]. 北京: 高等教育出版社, 2007:1
[2]劉延飛,等著.開發EDA綜合實驗平臺，提高學生工程創新能力[J]. 實驗室研究與探索, 2009,26(8):63-64.
[3]范勝利.一種基于模塊的EDA教學實驗系統[J]. 讀與寫雜志, 2009,6(11):102
[4]韓偉忠著.EDA,DSP技術與通信實驗裝置的總體設計[J]. 金陵職業大學學報, 2002,17(1),52-54
[5]孫旭,等著.單片機、DSP、EDA的綜合實驗系統的設計[J]. 實驗科學與技術, 2008, 6(6): 55-57
[6]雷雪梅,等著.EDA教學實驗箱的設計[J]. 內蒙古大學學報(自然科學版), 2004, 35(3): 344-347
[6]劉建成,等著.EDA實驗系統的設計與實現[J]. 實驗室研究與探索, 2009, 28(1): 86-88
[6]史曉東,等著.數字系統EDA實驗平臺的應用及發展[J]. 實驗室研究與探索, 2005, 24: 78-81
